为了兼顾LDPC码较高的纠错性能和较简单的硬件实现，提出了一种基于PEG算法的准循环LDPC码校验矩阵的构造方法，该方法首先利用PEG算法构造基矩阵，然后利用提出的移位参数公式来构造循环移位矩阵，再用循环移位矩阵和全零矩阵对基矩阵进行优化扩展，形成的校验矩阵最短环长至少为8环。该方法具有与PEG算法非常接近的纠错性能，尤其是当信噪比高于1．2 dB时要优于PEG直接构造法，而硬件实现比PEG算法简单，且参数选择灵活方便。

高码率 LDPC码的性能研究正日益受到信道编码界的关注,在许多带宽受限的信道环境下提高码率是 提高信息传输速率的有效途径之一。这里通过对基于单位阵的循环移位矩阵构造 LDPC码方法的研究,从理论 上系统分析了此种构造方法 。仿真结果表明,该 LDPC码的构造方法能有效规避指定长度环,并在高码率下具 有很好的编译码性能。

LDPC码的DSP实现，Matlab 与 CCS 结果的比较

电子科大抗干扰实验室编著的关于LDPC码的基础及应用说明。对初学者和实际应用人员来说非常有用。既有基础方面的推论说明，有用实际的工程应用实现例子。

结合低密度奇偶校验码（LDPC）的译码算法和最新的现场可编程门阵列（FPGA）技术，提出了一种对低密度 奇偶校验码的最小和算法(MSA)进行C 语言现场可编程门阵列编程实现的新方案。基于Xilinx 公司的Virtex2 系列芯片 XC2V2000，设计实现了一种码长为250，码率为0.5 的（3，6）低密度奇偶校验码译码器，并给出了寄存器传输级(RTL)协同 仿真系统结构，证实了低密度奇偶校验码具有良好的纠错性能，为软件工程师开发基于现场可编程门阵列的嵌入式系统提供 了新的思路。

用于来自3GPP TS38.212的新无线电LDPC码的编码器和解码器的Matlab仿真，并用于物理下行链路共享信道（PDSCH）和物理上行链路共享信道（PUSCH）。

LDPC 码（非满秩或满秩奇偶校验矩阵）的编码。 codeWord = ldpcEncoding(H,u): 输入变量： H：奇偶校验矩阵。 u：信息位向量。 输出变量： 码字：为信息位向量 u 生成的码字。

LDPC码并行译码算法的研究及其基于CUDA的实现

LDPC_5GLDPC_5G标准下LDPC码的MATLAB实现_h5g_5gldpc_5G.zip

LDPC码编译码且为BPSK调制方式下的主程序