LDPC码译码算法的C语言FPGA编程实现

LDPC FPGA

结合低密度奇偶校验码（LDPC）的译码算法和最新的现场可编程门阵列（FPGA）技术，提出了一种对低密度奇偶校验码的最小和算法(MSA)进行C 语言现场可编程门阵列编程实现的新方案。基于Xilinx 公司的Virtex2 系列芯片 XC2V2000，设计实现了一种码长为250，码率为0.5 的（3，6）低密度奇偶校验码译码器，并给出了寄存器传输级(RTL)协同仿真系统结构，证实了低密度奇偶校验码具有良好的纠错性能，为软件工程师开发基于现场可编程门阵列的嵌入式系统提供了新的思路。

文件下载

评论信息

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明

LDPC码译码算法的C语言FPGA编程实现

文件下载

评论信息

其他资源

免责申明

个人信息

相关资源标签

热门下载

最新下载