benPPT是电子技术基础：数字部分的内容，有兴趣的朋友可以查看。

FPGA&ASIC笔面试题船新版本，满满53页，有参考答案

PeakRDL-verilog 从编译的SystemRDL输入生成Verilog寄存器模型 正在安装 目前仅从github安装。 出口商用法 将详细的输出传递给。 import sys from systemrdl import RDLCompiler , RDLCompileError from peakrdl . verilog import VerilogExporter rdlc = RDLCompiler () try : rdlc . compile_file ( "path/to/my.rdl" ) root = rdlc . elaborate () except RDLCompileError : sys . exit ( 1 ) exporter = VerilogExporter () exporter . export ( root ,

包含system verilog / uvm 等相关讲义已经资料，适合IC设计，验证人员。

人工智人-家居设计-基于8位MCU核的智能编码ASIC设计.pdf

Low Power的业界专著，主要介绍了power model，power分析，基本的Low power手段，后端的低功耗实现方式以及UPF/CPF的语法。

HDL语言与ASIC原理：综合.ppt

HDL语言与ASIC原理：第二部分.pdf

HDL语言与ASIC原理：第三部分下.pdf

HDL语言与ASIC原理：第三部分上.pdf