LVDS接收分为2个关键步骤：
1.使用ADC位时钟（串行化时钟域）将串行ADC数据位正确锁存到串并转换（S2P）移位寄存器中，以及
2.正确对齐S2P寄存器的并行输出数据（并行时钟域）
2022-11-25 19:59:03
373KB
1）FPGA 开发实用教程 第 4 节 Xilinx 公司原语的使用方法2）ISE 的 Help—sofeware Manuals差分 I/O 端口组件IBUF
2022-11-22 20:17:45
981KB
1
介绍了基于FPGA和PCI9054的LVDS数据通信卡的设计，通过FPGA实现了LVDS数据的接收发送控制、PCI9054实现了与上位机的数据交互，实现了10～200 Mbit·s-1速率的LVDS数据接收以及10～50 Mbit·s-1任意速率的LVDS数据发送。此板卡的设计，可以有效地应用于某遥测模拟信号源，并对待测设备的LVDS总线协议进行全面测试。
2022-11-22 20:08:17
281KB
1
5 channels of data + 1 channel of clock for LVDS data transmission and reception
2022-11-19 11:18:16
21.06MB
LT8911 LVDS转EDP基与STM32单片机编写，驱动1280*800分辩率显示屏。
共享资源，共同学习。不做商业用途。
2022-11-16 17:54:14
458KB
1
lvds_rx IP核硬件设计代码，使用时注意LVSD_RX模块的延时参数的设置，3.5倍时钟相位的设置
2022-11-08 08:39:39
2KB
1
自己总结的Altera_LVDS的IP核的设计及仿真分析，非常使用，已在实际工程中应用到
2022-11-08 08:31:07
3.04MB
1
实现高速 LVDS 数据传输的功能，通过在开发板上环路测试来验证FPGA的LVDS的数据发送和接收。
2022-11-07 15:15:42
6.9MB
1