1.领域：FPGA，verilog开发的OFDM调制解调系统,包括编译码,FFT,IFFT,CP.带testbench
2.内容：vivado2019.2平台使用verilog开发的OFDM调制解调系统,包括编译码,FFT,IFFT,CP等
3.用处：用于verilog开发的OFDM调制解调系统,包括编译码,FFT,IFFT,CP.带testbench
4.指向人群：本科，硕士，博士等教研使用
5.运行注意事项：
使用vivado2019.2或者更高版本测试，用软件打开FPGA工程，然后参考提供的操作录像视频跟着操作。
工程路径必须是英文，不能中文。
2022-09-14 11:03:20
11.56MB
摘要：利用ARM芯片STM32F103RET6设计了曼彻斯特电压/电流编译码系统。该系统简单易行，成本低，传输速率可调范围广，编码速率可达1 Mb/s.当编码协议发生变化，只需对编码和译码算法做少量的修改，具有很强的灵活性和通用性。而且STM32极其丰富的外设资源可方便地用于各种项目的研发应用中。实验结果验证了该方案的可行性。
引言
由于曼彻斯特（Manchester）编码具有传输时无直流分量，时钟提取方便等特点，被广泛地应用于以太网、车辆总线、工业总线中。现在工程上常用的曼彻斯特编译码芯片为HD-6408和HD-6409,但是这种芯片有一些不足。首先，该芯片在传输速率和每帧数据中
2022-05-27 11:27:07
276KB
1
介绍了LTE系统中的咬尾卷积编码器，分析了该编码器的增益，在众多译码算法的基础上研究咬尾卷积码的几种译码算法，通过MATLAB对这几种译码算法在不同信道环境、不同长度数据块的情况下进行性能仿真，并对仿真结果进行分析。从性能和复杂度这两个角度考虑， 两步维特比算法较适合作为LTE通信系统中咬尾卷积码的译码方法。
2022-05-21 18:43:48
606KB
1
1、Turbo设置最大迭代次数的编译码性能仿真，迭代次数分别设置为1/3/5
2、带早期终止机制的Turbo CRC校验仿真
2022-05-16 19:09:08
12KB
1
RS(Reed—Solomon)编码是一种具有较强纠错能力的多进制BCH编码，其既可纠正随机错误，又可纠正突发错误。RS编译码器广泛应用于通信和存储系统，为解决高速存储器中数据可靠性的问题，文中提出了RS编码的实现方法，并对编码进行了时序仿真。仿真结果表明，该译码器可实现良好的纠错功能。
2022-05-16 11:53:45
267KB
1