通过verilog语言实现的流水线CPU的源文件、工程文件，已通过仿真和下载验证。

采用MIPs32指令格式，利用vivado软件进行CPU设计。实现功能如下： 1.设计的流水线 CPU 能够执行 20 条整数指令，如sw,lw,beq,jal等。每条指令的编码长度均为 32 位。 2.采用 5 级流水线技术，具有数据前推机制。 3.具有解决控制冒险，数据冒险等问题的能力，能够插入气泡暂停等。 4.具有缩短分支的延迟等方案。 详细分析过程及代码分析参见：https://blog.csdn.net/qq_45288566/article/details/103657295

计算机组成 简单流水线cpu的设计 1.解决数据冒险和结构冒险 2.实现周期结束后各阶段的锁存 3.实现内部前推

MIPS五级流水线CPU,带实验报告，详细介绍了如何解决冒险，以及仿真的结果，其中实验报告部分详尽的介绍了解决各类冒险的方法，搭配实验报告可以很好的理解代码

X​i​l​i​n​x​_​S​p​a​r​t​a​n​-​3​实​现​3​1​条​M​I​P​S​指​令​流​水​线​C​P​U​代​码​采​用​V​e​r​i​l​o​g​H​D​L​语​言​编​写​,​包​括​U​C​F​文​件​,​如​有​问​题​请​发​正​确​代​码​到​z​j​u​w​h​@​s​i​n​a​.​c​n​,​谢​谢

Verilog流水线CPU编程计算机组成课程设计按课件编写的利用Verilog编程流水线CPU基础操作，可以用来参考

1)用硬件描述语言（Verilog）设计MIPS流水线CPU，支持如下指令集： {add,addi,addiu,addu,and,andi,beq,bne,divu,j,jal,jr,lb,lbu ,lhu,lui, lw,multu,mfhi,mflo,or,ori,slt,slti,sltu,sll,sra,srl,sb,sh,sw,sub,sub} 2)用仿真软件Modelsim对有数据冒险和控制冒险的汇编程序进行仿真。

Vivado下用Verilog编写的带冒险的5级MIPS流水线设计，包含测试文件

riscv32位整数计算流水线CPU，实现设计图

系统硬件综合设计 设计并实现一个多周期和流水CPU。 1.若干段流水、可以处理冲突。 2.三种类型的指令（R类，I类，J类指令）若干条。 3.CPU指令集（MIPS、ARM、RISC-V等均可）不限