基于AD9910雷达信号发生器设计,用于雷达的研究发展,可以产生雷达信号
2022-07-12 11:03:47 383KB AD9910 雷达信号 发生器
1
高斯白噪声发生器用于雷达系统和通信信道的测试,采用现场可编程门阵列(FPGA)实现噪声发生器的设计,在Altera公司的QuartusⅡ软件环境下,进行模块化设计方案,将FPGA实现的功能分为m序列产生模块、FIR数字滤波器模块、DDS模块和合成模块四个主要功能性模块,详细分析了m序列发生算法、FIR滤波算法和DDS算法。应用VHDL语言实现模块功能性设计。该系统采用CycloneⅡ芯片EP2C8N,输出噪声带宽可调,计算量小,可重复性好。
2022-07-09 20:42:49 290KB 高斯白噪声;m序列;FPGA;VHDL
1
基于SPCE061A的多功能信号发生器设计实现.doc
2022-07-04 19:06:55 80KB 技术资料
要求: 1.设计内容为方波-三角波-正弦波函数发生器: 题目名称 2.选用合适的集成运算放大器设计或其它电路完成。通过查找资料选 (包括主要定两个以上方案,进行比较论证,确定- 个较好的方案。 3.设计参数-性能指标要求 技术参数) (1)频率范围: 100HZ~1KHZ, 1KHZe 10KHZ:及要求 (2)输出电压:方波U~=24V, 三角波Ur=6V,正弦波U>IV:波形特性:方波t,<10s(1KHZ,最大输出时),三角波失真系数r<2%,正弦波失真系数r<5%。
2022-06-28 21:05:21 1.93MB multisim 波形发生器
移动开发-基于NIOS的Chirp信号发生器设计.pdf
2022-06-23 22:05:25 1.74MB 移动开发-基于NIOS的Chir
0 引 言   在过程控制和自动测量中,经常需要一些时序控制脉冲来触发和关闭不同的控制单元和功能部件的工作。时序脉冲信号的产生,传统上一般采用硬件方式实现,早期大多采用计数器和寄存器进行设计,近年普遍采用可编程逻辑器件(PFGA)或数字信号处理器(DSA)。采用硬件方式实现的时序脉冲信号发生器存在仪器功能单一,信号输出通道路数较少,参数调节不方便,仪器的升级换代困难等缺点;而采用基于LabVIEW的“虚拟仪器”概念设计制作的时序脉冲发生器却具有界面直观、功能多样、参数调节方便、容易升级换代等特点。   1 LabVIEW简介   实验室虚拟仪器集成环境(Laboratory Virtua
1
本文介绍了以直接数字频率合成技术(DDS)为基础的波形信号发生器工作原理和设计过程,并在FPGA实验平台上设计实现了满足各功能指标的信号发生器。
2022-06-12 16:14:05 95KB DDS FPGA DSP 文章
1
m序列是最长线性反馈移位寄存器序列的简称,它是由带线性反馈的移位寄存器产生的周期最长的一种伪随机序列。是由移位寄存器、反馈抽头及模2加法器组成。m序列一旦反馈多项式及移位寄存器初值给定,则就是可以预先确定并且可以重复实现的序列,该特点使得m序列在数据白噪化、去白噪化、数据传输加密、解密等通信、控制领域使用广泛。因此,深入学习研究m序列具有重要的实际意义。
2022-06-11 23:41:30 56KB M序列 信号发生器 FPGA verilog
1
本设计可以找到源码,可以为您做设计,请看个人简介信息获取,资源免费,希望您给个关注,后续会上传源码,关注后第一时间会通知到您。感谢!
2022-06-11 21:54:21 68KB Java 毕设 课设 小程序
1
该文档是通过四个按键来控制四种波形:正弦波,方波,三角波和锯齿波的发生。
2022-06-11 19:19:44 2.54MB 单片机 信号发生器
1