直接序列扩频通信系统以强抗噪声、低截获性和多址通信等特点，在军事及民用移动通信网络中得到广泛应用。文中对直序扩频的FPGA实现技术进行了研究。以QuartusII为开发工具，建立了一个初步的直接序列扩频通信系统。设计了发射模块和接收模块，发射模块包括PN码产生器、扩频调制器、接收模块包括匹配滤波器和解扩器；给出了上述模块的实现电路及仿真结果。

本工程是基于quartusII下的仿真，所有信号处理都在基带数字信号下运行。包括m序列的产生，dsss直扩，FIR匹配滤波器实现的同步以及解扩，代码是Verilog语言，完整运行。

在正弦信号加高斯白噪声，通过匹配滤波器得到原信号

matlab代码 对于了解匹配滤波原理非常有用

匹配滤波器时域下FPGA的实现，Xilinx ISE环境，长度是750个采样点，用了三个乘法器，两个async fifo做乒乓结构。代码问题也比较多，可以提供思路抛砖引玉

一种基于VHDL的数字匹配滤波器设计代码一种基于VHDL的数字匹配滤波器设计代码

LFM雷达匹配滤波器仿真，针对线性调频波设计的匹配滤波器，亲测可用，适合初学者。

匹配滤波器原理分析以及matlab仿真（附有源码）

信源为二进制随机数，在高斯白噪声信道中设置信噪比

摘   要： 根据直接序列扩频系统相关解扩中的匹配滤波器的特点，提出了一种结构简单、基于FPGA实现匹配滤波器的方法，阐述了设计要点和关键部分的实现。 　　　解扩过程对扩频通信至关重要，正是这一过程大大提高了系统的抗干扰能力。在直接序列扩频，直接序列扩频（Direct Sequence Spread Spectrum）工作方式，就是用高速率的扩频序列在发射端扩展信号的频谱，而在接收端用相同的扩频码序列进行解扩，把展开的扩频信号还原成原来的信号。 直接序列扩频方式是直接用伪噪声序列对载波进行调制，要传送的数据信息需要经过信道编码后，与伪噪声序列进行模2和生成复合码去调制载波。 　　系统中通常采用