本文设计的FFT处理器，基于FPGA技术，由于采用移位寄存器流水线结构，实现了两路数据的同时输入，相比传统的级联结构，提高了蝶形运算单元的运算效率，减小了输出延时，降低了芯片资源的使用。
2023-03-23 16:38:48
90KB
1
软件实现了在4.3寸LCD左上角显示一个数字时钟，针对VGA/LCD控制时许有一定基础的人群。开发环境为Quartus13.1，使用4.3寸LCD(RGB565接口)。整个软件主要由timer产生小时、分钟数值，经过BCD转换后输入到pic_char模块，然后将rgb输出到tft_ctl模块。
2023-03-23 14:08:53
12.95MB
1
sdram model plus，SDRAM仿真模型，可用于SDRAM仿真实现。
parameter tAC = 6.5; //test 6.5
parameter tHZ = 5.5;
parameter tOH = 2;
parameter tMRD = 2.0; // 2 Clk Cycles
parameter tRAS = 48.0;
parameter tRC = 70.0;
parameter tRCD = 20.0;
parameter tRP = 20.0;
parameter tRRD = 14.0;
parameter tWRa = 7.5; // A2 Version - Auto precharge mode only (1 Clk + 7.5 ns)
parameter tWRp = 0.0; // A2 Version - Precharge mode only (15 ns)
// T
2023-03-23 14:03:47
52KB
1
本文档主要讲解实现一个1024点的16位正弦波数据的生成，并将该数据制作成quartus II使用的mif文件。
2023-03-23 10:56:23
60KB
1
超越极限：仅49片SHA-3
针对FPGA特定SHA-3实现的VHDL代码发布于：
维克托·阿里巴斯（Victor Arribas），“超越极限：仅49片SHA-3”。 FPL 2019：239-245
如果您在工作中使用这些实现，请将本文引用为：
@inproceedings{DBLP:conf/fpl/Arribas19,
author = {Victor Arribas},
title = {Beyond the Limits: {SHA-3} in Just 49 Slices},
booktitle = {{FPL}},
pages = {239--245},
publisher = {{IEEE}},
year = {2019}
}
谢谢！
2023-03-22 22:40:31
320KB
1
基于FPGA的数字电子琴——数电小系统设计【数字电子技术】(使用Vivado中的verilog语言）实验设计代码文件（全）。
该文件适合初学数字电子技术的同学学习使用和参考。
实验文件代码有限，如果需要改动代码请认真学习后再使用，以防出现无法成功使用的情况出现。
2023-03-22 15:19:31
967KB
1