随着大数据时代的来临,深度学习技术在从海量数据中提取有价值信息方面发挥着重要作用,已被广泛应用于计算机视觉、语音识别及自然语言处理等领域。本文从深度学习算法的特点和发展趋势出发,分析 FPGA 加速深度学习的优势以及技术挑战;其次,从 SoC FPGA 和标准 FPGA 两个方面介绍了 CPU-FPGA 平台,主要对比分析了两种模型在 CPU 和FPGA 之间数据交互上的区别;接下来,在介绍 FPGA 加速深度学习算法的开发环境基础上,重点从硬件结构、设计思路和优化策略这三个方面详细综述了采用 FPGA 加速卷积神经网络的设计方案;最后展望了 FPGA 加速深度学习算法相关研究工作的发展。
2023-04-01 13:00:52 1.17MB
1
基于Goertzel算法的选呼译码FPGA模块设计.pdf
2023-03-31 12:45:10 4.28MB FPGA 硬件技术 硬件开发 参考文献
官方技术手册及教程整理,包含an710,an871,an803,xcvr-user-guide,ug-arria10-xcvr-phy(中英各一份),cv53001第二卷收发器(中文版),svgx-jesd204b-ad9680-ed-14.1例程及视频教程。
2023-03-30 20:10:24 87.53MB FPGA JESD204 ADC 永雏塔菲
1
指导如何使用intel的FPGA自带的IP软核进行jesd204B高速接口开发,内容完整详实,值得参考阅读
2023-03-30 20:07:55 2.94MB jesd204b intel fpga ip
1
CCD是利用光电转换原理把图像信号转换为电信号,即把一幅按空间域分布的光学图像,转换成为一串按时间域分布的视频信号的半导体元器件。因其具有体积小、重量轻、功耗低、灵敏度高、工作稳定、寿命长、自扫描和便于同计算机接口等优点,被广泛应用于图像传感和非接触式测量。CCD应用的关键问题之一,是驱动时序发生器设计。它直接关系到CCD的信号处理能力、转换效率和信噪比等光电转换特征。针对Sony公司面阵CCD ICX098BQ的工作原理和驱动时序的要求,给出了驱动时序发生器的具体设计,使用VHDL语言对驱动时序发生器的实现方案进行了硬件描述,采用Quartus II 8.0对所设计的时序发生器进行了功能仿真,在该驱动时序发生器作用下,对Sony公司ICX98BQ面阵CCD产生的输出信号波形进行了验证。
2023-03-30 19:43:18 566KB FPGA
1
介绍了Altera的FPGA: MAX10模数转换的用法,包括如何设计电路,注意什么等等
2023-03-30 18:14:44 639KB Altera
1
MAX10 通用IO用户指南
2023-03-30 17:28:46 1.13MB fpga 硬件
1
西电2010年FPGA课件,另附习题作业
2023-03-30 12:14:01 2.04MB FPGA
1
使用VIVADO 2018.1版本,相关链接https://blog.csdn.net/pp_0604/article/details/120332536#comments_25429995
2023-03-29 23:26:44 52.28MB FPGA工程 远程更新
1
一种可配置的CNN协加速器的FPGA实现方法
2023-03-29 21:57:46 2.66MB 一种 可配置 cnn 加速器
1