LTC1864_16bits_ADC驱动程序，FPGA，Verilog

温湿度传感器DHT11 FPGA verilog驱动代码 Quartus II 13.0工程文件, FPGA读传感器温度数据并通过3位数码管显示。

DES IP算法FPGA VERILOG DES 3DES IP加密解密算法源码文件，项目设计用到的Verilog HDL DES算法IP源码，可以直接用于的FPGA设计。文件包括VERILOG源码+DES IP算法使用手册文档资料。

FPGA读写FLASH的程序，FPGA采用XILINX A7系列的fpga，FLASH为MT25QL02GCBB8E12，采用spi的方式进行读写。

 ：近年来，自适应均衡技术在通信系统中的应用日益广泛，利用自适应均衡技术在多径环境中可以有效地提高数字接收机的性能。为了适应宽带数字接收机的高速率特点，本文阐述了自适应均衡器的原理并对其进行改进。最后使用FPGA 芯片和Verilog HDL 设计实现了自适应均衡器并仿真验证了新方法的有效性。

主要是FIFO，状态机，静态时序分析入门，跨时钟域设计等内容，想要进阶Verilog的可以下载来看。内容来源于对MOOC文档的整理。

ADS7822U，fpga Verilog 亲测通过 12位AD

通过Verilog实现了RS232串口通信功能，包括串口的接收和发送，并给出了详细的注释，易于代码的理解，只需针对自己的实际情况稍加修改便可直接使用。实际上板验证可用

《深入浅出玩转 FPGA》[吴厚航] [书签版] [北京航空航天大学出版社] pdf版本，有需要的拿去。

本文基于xilinx公司的ARTIX-7系列芯片xc7a35t和cmos摄像头ov7725以及VGA显示屏搭建了一套硬件平台用以动态目标的检测跟踪。使用vivado软件设计了各个系统模块的功能，本系统主要由5个模块构成：ov7725视频图像数据采集模块、数据缓存模块、DDR3读写控制模块、图像数据处理模块、VGA显示模块。本文采用Verilog HDL硬件描述语言进行编程，先完成了对摄像头ov7725的驱动，通过摄像头采集的图像转为RGB565格式通过数据缓存模块存入DDR3之中，再通过数据缓存模块取出并通过背景差分法进行动态目标的检测，在进行先腐蚀后膨胀的数学形态学处理之后，采用基于颜色特征的匹配算法进行动态目标的跟踪，并最终在VGA显示屏上显示跟踪结果。实验结果表明，在FPGA上采用合适的算法搭建系统能实时、准确的检测并跟踪动态目标。