仅供个人学习使用。 本文件包含两本pdf,分别为VHDL版本Verilog版本。
2021-08-08 17:45:04 157.4MB VHDL Verilog MATLAB 高清pdf
1
FPGA实现六路闭环电流控制,pwm控制部分有三组变量,第一组是由avr写入,控制相应的占空比,这个是供调试使用,第二组是自动pid控制使用的,第三组是pwm计数使用的,根据pid_sw开关的设置决定读入第一组还是第二组的值
2021-08-08 09:51:44 3.88MB FPGA闭环电流
1
使用赛灵思zynq7000系列FPGA实现串口收发,使用串口接收做为触发,收到一个字节数据发送一百字节数据,硬件调试通过。
2021-08-05 22:04:01 928KB FPGA 串口通信 多字节发送
1
ddr原理及fpga实现,是一系列文章连载合集,里面包含实现代码,自己学习过程中整理的,看完能够完全掌握ddr的原理,物理层实现,是很好的资料
2021-08-05 18:43:14 264.89MB ddr fpga
1
涵盖各类加密算法实现的文档,典型密码算法FPGA实现-DES,AES,3DES,等一些常见算法的FPGA实现
2021-08-03 19:54:11 77.7MB 加密算法 SHA256 SM4 AES
1
存储器(Memory)是电⼦设备中的记忆器件,⽤来存放程序和数据。电⼦ 设备中全部信息,包括输⼊的原始数据、程序、中间运⾏结果和最终运⾏结果 都保存在存储器中。 通过FPGA分别以读内存和IP核的方式实现一个简易的ram存储器
2021-07-31 10:46:03 7.63MB FPGA
1
下面讲解了DSP+FPGA实现定位数字信号处理模块,分为系统的硬件设计,硬件系统的主要器件选型等。
2021-07-30 19:30:57 87KB 模数 存储器 时钟 晶振
1
用FPGA实现神经网络,一个老外的文章,很好的!我实现了!
2021-07-29 15:42:04 388KB 神经网络 FPGA
1
:提出了在FPGA上实现语音MFCC特征提取的方法,巧妙设计了FFT、三角滤波、取对数和DCT的硬件结构,采用多 时钟、状态机、模块复用、IP核和多级流水技术,大大提高了运算速度,实验表明与软件相比,结果误差在1%以内,50M 时钟 这是谢秋云,肖铁军的论文
2021-07-27 14:01:56 214KB MFCC FPGA
1
基于SOPC系统的7段数码时钟FPGA实现。实现数字时钟的显示,设置等操作
2021-07-24 16:34:38 8.67MB FPGA
1