用quartus2编译和仿真的，就三个模块，vhdl的程序，很简单，有三个档：1档为Hz级的，2档为KHz级的，3档为MHz级的。fen模块要注意，使用的3MHz的分频频率是可以改变的，不固定。绝对让你满意

multisim8.0数字频率计，这是我同学做过的，你们用的到的话可以试试看

这是一个基于单片机的数字频率计程序，可以实现10hz到999999hz

Labview学习过程中，顺便弄的一款虚拟频率计

频率的测量实际上就是在1s时间内对信号进行计数，计数值就是信号频率。用单片机设计频率计通常采用两种办法，第一种方法是使用单片机自带的计数器对输入脉冲进行计数；第二种方法是单片机外部使用计数器对脉冲信号进行计数，计数值再由单片机读取。第一种方法的好处是设计出的频率计系统结构和程序编写简单，成本低廉，不需要外部计数器，直接利用所给的单片机最小系统就可以实现。这种方法的缺陷是受限于单片机计数的晶振频率，输入的时钟频率通常是单片机晶振频率的几分之一甚至是几十分之一，在本次设计使用的98C51单片机，由于检测一个由“1”到“0”的跳变需要两个机器周期，前一个机器周期测出“1”，后一个周期测出“0”。故输入时钟信号的最高频率不得超过单片机晶振频率的二十四分之一。第二种方法的好处是输入的时钟信号频率可以不受单片机晶振频率的限制，可以对相对较高频率进行测量，但缺点是成本比第一种方法高，设计出来的系统结构和程序也比较复杂。由于成本有限，本次设计中采用第一种方法，因此输入的时钟信号最高频率不得高于11.0592MHz/24=460.8KHz。对外部脉冲的占空比无特殊要求。 根据频率检测的原理，很容易想到利用51单片机的T0、T1两个定时/计数器，一个用来定时，另一个用来计数，两者均应该工作在中断方式，一个中断用于1s时间的中断处理，一个中断用于对频率脉冲的计数溢出处理，(对另一个计数单元加一)，此方法可以弥补计数器最多只能计数65536的不足。

基于labview虚拟频率计的设计，讲述了如何利用labview设计频率计，很实用哦

数字频率计（EDA课程设计）实验方案报告 数字频率计 EDA课程设计用的 和开发箱结合用的

基于quartus II 的八位10进制计数器，共一个顶层文件和两个底层文件，有图形设计法和代码设计法，解压后直接打开工程文件即可。

实测好用，绝对靠谱

本文档为国外最新利用FPGA设计频率计的论文资料