搜索【浮点】的结果

Verilog HDL实现单精度浮点乘法器

舍入过程中可以使用直接choping和就近舍入，考虑可就近舍入过程中引起尾码加一导致阶码增加的情况。已通过Quartus_ii\Modelsim的联合仿真。

2021-03-24 14:18:36 7.18MB VerilogHDL 浮点乘法器 Modelsim Quartus_ii

1

32位浮点加法器 verilog

32位浮点加法器 verilog代码无仿真可用很好用欢迎使用

2021-03-19 12:23:57 3KB 32 verilog

1

单双精度转换工具.rar

浮点数转换工具非常好用

2021-03-19 11:06:44 22KB float double 浮点数

1

DSP RTOS综合功能案例测试｜基于创龙科技TI KeyStone TMS320C665557评估板.pdf

2021-03-18 18:06:44 455KB TIKeyStone TMS320C665557评估板 C66x多核定点/浮点DSP 创龙科技提供

1

DSP+FPGA通信案例开发手册.pdf

干货分享：DSP+FPGA通信案例开发手册，欢迎大家下载学习！

2021-03-18 18:06:44 4.08MB 创龙科技提供 C66x多核定点/浮点DSP TMS320C665557评估板

1

DSP多核开发说明｜基于TI KeyStone C66x多核定点浮点DSP.pdf

真实材料分享：DSP+FPGA通信案例开发手册，欢迎嵌入式DSP,FPGA,ARM开发者下载学习！

2021-03-18 18:06:43 985KB DSP+FPGA通信案例 DSP FPGA ARM TIKeyStoneC66x 创龙

1

二进制浮点转十进制(C#)

二进制浮点数转换成十进制数的详细方法及说明。

2021-03-18 15:07:50 708B 二进制 二进制浮点 十进制

1

32位IEEE-754浮点加法器设计

完整的32位浮点加法器设计DESIGN OF SINGLE PRECISION FLOAT ADDER (32-BIT NUMBERS) ACCORDING TO IEEE 754 STANDARD USING VHDL

2021-03-18 13:59:04 3.17MB 单精度浮点

1

FFT浮点运算的FPGA实现（源代码）

此资源是最基本的FFT的实现模块，采样点数是2048.波表和计算数据都存放在62256中，有源代码，调试通过。

2021-03-08 22:39:41 13.67MB FFT FPGA Verilog

1

generic-flonum：用于各种IEEE-754浮点格式的球拍包-源码

通用的用于各种IEEE-754浮点格式的球拍包该库提供了MPFR的备用接口（与相比），强调了对浮点格式（例如binary128 ， binary16 ， bfloat16等）的仿真。

2021-02-27 09:07:29 16KB Racket

1