整点报时 利用组合逻辑电路设计 EWB仿真 计时芯片采用74LS90，具有整点报时 校时和闹钟功能

以下几个功能： （1）能进行正常的时、分、秒计时功能； （2）分别由六个数码管显示时、分、秒的计时； （3）系统有时钟保持功能； （4）系统有时钟清零功能； （5）系统能够进行快速较分校时； （6） 时钟具有整点报时功能（时钟从59′53″开始报时，在59′53″、 59′55″和59′57″、时报时频率为500Hz，59′59″时报时频率为1KHz）。

基于quartus 的数字钟设计，方便我们了解如何使用quartus

基于ALTERA公司的Cyclone II系列的EP2C35F672C6编写的数字钟程序，绝对原创。其中包含调试过程中遇到的错误，以及错误解决方法记录和心得体会。

该程序是基于FPGA中的NIOSII开发的一个数字电子钟的程序，代码很好，测试通过，欢迎大家下载。

verilog 数字钟设计，功能齐全 （1）设计一个数码管实时显示时、分、秒的数字时钟（24小时显示模式）； （2）可以调节小时，分钟。 （3）能够进行24小时和12小时的显示切换。 （4）可以设置任意时刻闹钟，并且有开关闹钟功能。 （5）有整点报时功能，几点钟LED灯闪亮几下。 （6）有复位按键，复位后时间从零开始计时，但闹钟设置时间不变。

（1）设计一个数码管实时显示时、分、秒的数字时钟（24小时显示模式）； （2）可以调节小时，分钟。 （3）能够进行24小时和12小时的显示切换。 （4）可以设置任意时刻闹钟，并且有开关闹钟功能。 （5）有整点报时功能，几点钟LED灯闪亮几下。 （6）有复位按键，复位后时间从零开始计时，但闹钟设置时间不变。

基本要求: 1. 设计一个有“时”、“分”、“秒”（23小时59分59秒）显示且有校时功能的电子钟。 2. 用中小规模集成电路组成电子钟，并在Multisim中进行组装、调试。 3. 画出框图和逻辑电路图，写出设计、实验总报告。 扩展功能: 1. 闹钟系统(上午7点59分发出闹时信号,持续时间为1min) 2. 整电报时.在59分51秒,53秒,55秒,57秒输出500Hz音频信号,在59分59秒输出1kHz信号,音响持续1秒,在1kHZ音响结束时刻为整点.

基于FGPA的数字模拟设计，设计要求制作一个简易数字钟，正点会鸣响报时。扩展功能要求可以12~24进制间转换。

该程序实现了基本的数字钟的显示功能。并且也实现了基本的清零功能。其他的调时，报时功能只要在程序中添加简单代码即可实现。