ad9910 FPGA VERILOG 初始化代码，

基于verilog的边沿检测设计源码，包括上升沿和下降沿检测。

This file with the wavelet transf Mallat implementation of wavelet Verilog hdl code modules for radi Modelsim 6.6 crack, can be used f A written using Verilog DDR2 cont Simple CPU VHDL implementation an Dual-port RAM design, using Veril Verilog language, a hardware-base FPGA embedded project combat, Man Application FPGA, FPGA-chip hardw Mallat implementation of wavelet Layer of one-dimensional wavelet

串口 uart verilog FPGA可直接使用

1、设计了一个异步模块，该模块可以自定义数据位宽与数据深度，且可以输出可读数据数与已写数据数，当然用户也可以自定义满阈值数。 2、设计了两级fifo缓存器，当然在此基础上你也可以进行扩展与沿伸。 3、注意：此设计的读时钟应该比写时钟要快，否则会丢失一部分数据。

RS232 的源代码，语言选择verilog，适用于 FPGA代码，代码完整可使用，已通过VIVADO软件进行验证。

sram存储器的读取代码，已测试，为一个FPGA的下载工程。 sram存储器的读取代码，已测试，为一个FPGA的下载工程。

很简单的给予Verilog的Uart接口实验，通过Uart接口读写FPGA内部寄存器。 输入W XX YYYYYYYY可将YYYYYYYY数据写入对应XX地址的寄存器，输入R XX可以读取XX地址的数据，格式错误或者范围超出则会报错。XX=1~2,Y=0~A。 模块设计分为：RX,DEC,CTRL,REG,ENC,TX。

学习FPGA，Verilog，VHDL的好书，电子工程师必看！！！特别是最后一本，为众多人所推荐。 内涵一下内容： Verilog HDL 华为入门教程 Verilog典型电路设计 华为同步电路设计规范 华为硬件工程师手册目前最全版本（159页) FPGA技巧Xilinx 华为coding style 华为大规模逻辑电路设计指导书

用FPGA实现的localbus总线外设的扩展，自力更生学会的！