//该模块为8分频器
module div8(
clk,
divout); //端口列表
input clk;
output divout; //端口说明
reg [2:0]div;
reg divout; //定义数据类型
initial
divout=0; //初始化
always @(posedge clk)
begin
div=div+1;
divout=div[2]; //3bit计数器，实现8分频
2019-12-21 21:11:50
1.06MB
1
设计一个基于开发板的通信系统，要求在给定的开发板DE10-Lite上，完成以下任务：
1） 完成数模转换、四进制调制解调（fsk）；
2） 载波是正弦波，频率硬件可调。
2019-12-21 20:50:44
9.81MB
1