基于窗函数的FIR滤波器在利用FPGA实现数字信号处理方面，分布式算法发挥着关键作用，与传统的乘积-积结构相比，具有并行处理的高效性特点。详细研究了基于FPGA、采用分布式算法实现FIR数字滤波器的原理和方法，并通过Xilinx ISE在Modelsim下进行了仿真
2023-03-08 09:16:36
114KB
1
用于FIR滤波器的一种新型四阶海明窗设计，何小双，李雅梅，窗函数在FIR数字滤波器在工程上得到了广泛的运用，而在众多的窗函数中海明窗是运用最多的窗函数之一，近些年，与传统的窗函数相比
2023-02-26 23:33:52
384KB
1
本设计是一个基于Altera Cycone Ⅳ系列的FPGA芯片实现一个37阶FIR数字滤波器，其中采样频率为13.5MHz，截止频率0.23MHz，窗口函数采用海明窗，算法为分布式算法。包含源程序及仿真文件，程序可直接用于板间调试
2022-12-28 13:19:59
15.79MB
1
FIR低通滤波器具有设计简单，易于实现的优点，缺点是只能用于低通滤波器，不能用于高通滤波器，所以，通过粒子群算法对FIR低通滤波器进行优化，提高FIR滤波器的性能
2022-11-29 15:11:41
7KB
1
包含全部vivado工程文件和verilog代码
1.逻辑使用200MHz时钟做参考，做一个DDS数字频率合成器产生1MHz、10MHz和50MHz的正弦波，然后相加得到一个三音正弦波形。\\
2.然后用MATLAB设计一个带通FIR滤波器，16bit量化，导出抽头文件，在FPGA上实现，对前面的三音信号进行带通滤波，滤掉1MHz和50MHz频率，得到一个10MHz的正弦波。\\
3.编写TestBench对工程进行仿真，并在米联客7035开发板上综合运行，使用内置逻辑分析仪观察信号波形。
2022-11-20 18:19:24
154.76MB
1
先设计FIR滤波器，用4bit量化，用8bit量化。设计IIR滤波器，对滤波器系数按4bit量化，对滤波器系数按5bit量化，重复上述过程
2022-11-01 09:05:13
1KB
1