本代码使用vivado2018.3开发,在artix-7系列的FPGA平台上实现了波特率为9600的串口自发自收,已下载到开发板上验证,真实可用。保留了接口,方便接入其他模块调试。
2021-04-26 09:46:16 6.71MB FPGA Verilog vivado 串口
1
例程源码,项目移植,硬件设计参考,图像处理,AD采集等等
2021-04-03 18:03:19 1.14MB FPGA 黑金 Xilinx 开发板
1
例程源码,项目移植
2021-04-03 14:04:46 3.65MB FPGA 黑金 Artix-7
1
例程源码,项目移植,硬件设计参考,图像处理,PCIE,AD采集等等
2021-04-03 14:04:45 3.68MB FPGA 黑金 Xilinx Artix-7
1
例程源码,项目移植,硬件设计参考,图像处理,PCIE,AD采集等等
2021-04-03 14:04:44 3.2MB 开发板 Artix-7 Xilinx 黑金
1
Artix-7_XC7A35T-DDR3开发板资料硬件参考设计
2021-02-25 16:05:35 8.56MB fpga
1
Xilinx Artix-7 Kintex-7 Virtex-7 Spartan-6 Spartan-6L全系列Altium原理图库PCB库集成封装库,.IntLib后缀文件,拆分后文件为PcbLib+SchLib格式,Altium Designer原理图库+PCB封装库,可以直接应用到你的项目开发加快项目开发进度。
2021-02-06 21:05:16 8.18MB XilinxArtix-7 Kintex-7 Spartan-6 Spartan-6L
Artix-7 XC7A35T-DDR3开发板资料硬件参考设计
2021-01-30 14:07:53 8.55MB Artix-7 XC7A35T-DDR3开发板 硬件参考设计
Nexys™4 Artix-7 FPGA 开发板原理图 我是来赚积分的 大家行行好帮个忙
2020-01-19 03:06:27 752KB FPGA
1
Xilinx Artix-7 Altium Designer 封装库。
2019-12-21 22:03:25 303KB Xilinx、 Artix-7、 Altium Designer
1