基于verilog的无符号除法,位宽可自定义,相较于官方提供的IP核,具有低时延、高效率、资源占用低的优势
2022-11-08 03:33:50 2KB verilog 无符号除法 低时延
1
基于verilog的有符号除法,位宽可自定义,相较于官方提供的IP核,具有低时延、高效率、资源占用低的优势
2022-11-06 23:17:15 3KB Verilog 有符号除法 低时延
1
FPGA Verilog浮点数除法运算,采用单精度浮点型小数格式,运算结果精度可设置,可封装成IP核
1
本代码主要利用MATLAB工具实现MATLAB——数组除法,简单明了,易于理解
2022-10-22 23:30:17 127B MATLAB 数组除法
1
一个小小的exe文件,其中是我在学习网络安全数学期间编写的欧几里得除法/辗转相除法计算器。 也就是根据两个互素的整数a和b,通过辗转相除法算出两个整数s,t,使得sa+tb=1。
2022-10-17 19:58:37 14KB math
1
利用vhdl编写的除法器 精度可调 原理易懂
2022-10-09 02:32:47 318KB vhdl 除法器 精度可调
1
 辗转相除法是整数和多项式理论中求最大公因数和最大公因式的一类重要方法,对于较大的两个整数和次数较高的两个多项式而言,利用辗转相除法手动计算它们的最大公因数和最大公因子运算量非常大,基于减少运算时间并实现运算过程的目的,运用Matlab的相关函数,结合辗转相除算法,实现了两类辗转相除法的Matlab程序编写,并用具体例子验证了所编写程序的正确性。
1
基于FPGA的32位循环型除法器设计.pdf
2022-08-02 09:06:02 384KB FPGA 硬件技术 硬件开发 参考文献
关于除法器的FPGA算法实现.pdf
2022-07-11 09:11:32 448KB 文档资料