本人亲自仿真无误的verilog十进制计数器，程序有中文说明容易读懂，可直接用MOdelsim打开。十进制带进位加计数器
2022-05-02 14:41:51
452B
1
4位超前进位加法器的数据流建模+层次建模，有测试文件，定义两个辅助函数：进位生成函数，进位传递函数。通常把实现上述逻辑的电路称为进位生成/传递部件
。CLA加法器由“进位生成/传递部件”、“CLA部件”和“求和部件”构成 。
2022-04-22 22:30:51
390KB
1
运算器设计部分实验快速加法器, 八位可控加法器,十六位快速加法器设计. 四位快速加法器设计，四位先行进位等实验一设计
2022-04-07 14:59:35
52KB
1
由于串行多位加法器的高位相加时要等待低位的进位，所以速度受到进位信号的限制而变慢，人们又设计了一种多位数超前进位加法器逻辑电路，使每位求和结果直接接受加数和被加数而不必等待地位进位，而与低位的进位信号无关，这就大大的提高了运算速度。现在简单介绍超前进位的运算方法，以及VHDL可编程逻辑编程。
2022-03-15 13:35:12
164KB
1
iceodbg 调试技巧
call 调用
[ESP+0]==调用地址
[ESP+4]==控件句柄
[ESP+8]==00000202 or [ESP+8]==WM_LBUTTONUP
[ESP+10]==L参数
[ESP+C]==窗口参数
2022-01-26 01:00:10
589KB
1
无锡学院 计算机组成原理实验报告
名称：64位二重进位方式的ALU
实验目的： 掌握用集成电路构成ALU的原理；了解集成芯片SN74182与SN74181的相关知识
实验任务：利用集成芯片SN74182与SN74181构成64位二重进位方式的ALU
----------------
别犹豫，犹豫就会败北，是林美华老师的学生就冲鸭！完成实验不用愁
有更多相关问题可以私信我噢~
2021-12-31 17:02:01
114KB
1