安装vivado说明文档
vivado测试文档
4bit超前进位加法器实现文档
16bit进位加法器实现文档
2022-06-06 09:02:27
1.58MB
14位SQRT进行选择加法器
使用Verilog轻松实现14位平方根进位选择加法器。
2022-06-04 17:26:32
3KB
1
本人亲自仿真无误的verilog十进制计数器，程序有中文说明容易读懂，可直接用MOdelsim打开。十进制带进位加计数器
2022-05-02 14:41:51
452B
1
4位超前进位加法器的数据流建模+层次建模，有测试文件，定义两个辅助函数：进位生成函数，进位传递函数。通常把实现上述逻辑的电路称为进位生成/传递部件
。CLA加法器由“进位生成/传递部件”、“CLA部件”和“求和部件”构成 。
2022-04-22 22:30:51
390KB
1
运算器设计部分实验快速加法器, 八位可控加法器,十六位快速加法器设计. 四位快速加法器设计，四位先行进位等实验一设计
2022-04-07 14:59:35
52KB
1