本课题就是要以FPGA/CPLD器件作为载体,以现代EDA技术为手段,利用自顶向下的设计方法,通过VHDL语言,实现一个与8051系列单片机指令兼容的微控制器芯片的 IP核。并利用C语言编写一个LCD温度显示系统,在EP4CE115F29C7(FPGA)芯片上对设计8051IP 核进行验证。
2022-05-15 00:44:35 17.19MB EDA
1
介绍了一种基于可编程逻辑器件FPGA和硬件描述语言VHDL的32位ALU的设计方法。该ALU采取层次化设计方法,由控制模块、逻辑模块、加减法模块、乘法模块和除法模块组成,能实现32位有符号数和无符号数的加减乘除运算,另外还能实现9种逻辑运算、6种移位运算以及高低字节内容互换。该ALU在QuartuslI软件环境下进行了功能仿真,通过验证表明,所设计的ALU完全正确,可供直接调用。
2022-05-08 20:09:08 135KB SoPC
1
基于Nios软核CPU的uCOS-II和LwIP移植
2022-04-09 16:42:51 112KB nios lwip ucos
1
MC8051软核在FPGA上的使用源码
2022-04-04 20:17:21 7.48MB C8051核
1
基于Nios软核CPU的uC-OS-II和LwIP移植
1
本文以 640*480的数字输入的 TFT_LCD显示屏为例,介绍了一种基于 NiosII软核处理器实现对 TFT-LCD接口的方法。解决了通常情况下必须使用LCD 控制专用芯片才能解决 LCD显示的问题。
2022-02-25 08:41:14 167KB FPGA NIOSII 软核处理器 TFT-LCD接口
1
多Nios软核的SOPC系统搭建详细资料,FPGA高级开发
2022-01-03 13:39:10 21.81MB 多Nios软核
1
锆石科技良心作品,买开发板送的资料。学习FPGA的好东西!
2021-12-28 21:31:48 16.56MB FPGA IP 软核
1
WISHBONE接口的UART(Verilog实现) 内部包含说明文档、源代码、测试平台和工程文件 学习verilong非常好的资料
2021-12-20 11:03:19 279KB UART 软核 verilog wishbone
1
学习vivado microblaze 的入门教程,多种案例让你快速入门
2021-12-08 15:36:10 8.36MB vivado 软核 soc fpga
1