基于FPGA的32位ALU软核设计
介绍了一种基于可编程逻辑器件FPGA和硬件描述语言VHDL的32位ALU的设计方法。该ALU采取层次化设计方法，由控制模块、逻辑模块、加减法模块、乘法模块和除法模块组成，能实现32位有符号数和无符号数的加减乘除运算，另外还能实现9种逻辑运算、6种移位运算以及高低字节内容互换。该ALU在QuartuslI软件环境下进行了功能仿真，通过验证表明，所设计的ALU完全正确，可供直接调用。
文件下载
评论信息
其他资源
- 计算机网络教程 高传善 课后答案
- mastercam出mach3代码的后处理文件
- 回音壁微腔matlab计算程序.rar
- 日本地图数据
- IR-UWB系统的matlab代码
- F5 SNMP OID说明
- DSP6713例程
- 苹果CMS10萌芽采集插件VIP版
- cpu调度算法c++实现（超简洁）
- MagicDraw与Rhapsody对比
- opencv数码管识别程序
- 基于OpenGL的3D赛车游戏的研究与实现（源码）
- halcon自带样例，大部分语句含中文注释
- dmieditwin64
- qt5-qtwebkit-5.9.1-1.el7.x86_64.rpm
- 测量学课件 08第八章 地形图测绘.ppt
- RF工程创建及脚本编写指导.docx
- android-9-cdd.pdf
- VISCA协议云台与镜头控制指令
- 完整的ssh项目源码
- .net积分管理系统源码
- Bria Android Tablet Edition
- 【独家】朱鹏飞-通过Adsense赚3万美金经验解析pdf
- 精通Verilog HDL：IC设计核心技术实例详解
- PJSUA开发文档中文版
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明