用verilog实现的微程序型的简单CPU源代码 ，严格按照计算机组织与结构中CPU结构的设计，已测试可以运行。

本资料中包含了运算器ALU的设计源码、存储器的设计源码、控制器的设计源码、还有CPU的整体设计源码

VHDL实现简单CPU(内有多个供选择).rar VHDL实现简单CPU(内有多个供选择).rar VHDL实现简单CPU(内有多个供选择).rar VHDL实现简单CPU(内有多个供选择).rar

EDA课程设计简单cpu设计，居于Quartus II设计。这里只是转载一个成功案例，希望有参考价值。 来源：http://www.pudn.com/downloads135/sourcecode/others/detail574823.html

实验目的】1. 掌握CPU的设计步骤2. 学会芯片的运用及其功能【实验环境】Maxplus2环境下实现非常简单CPU数据通路的设计【实验内容】可选以下实验之一： 1、绘制“非常简单CPU”数据通路（MAX+PLUS II环境）数据通路 2、绘制移位-相加乘法电路（MAX+PLUS II环境） 3、绘制MIPS处理器数据通路（“画笔”或Powerpoint或手工）实验辅助材料 对上述三个实验，分别提供以下辅助材料： 1、“非常简单CPU”数据通路，给出步骤和指导，见后。 2、乘法电路，给出实验原理图（MAX+PLUS II的gdf文件，但不完整或 有错误）。 3、MIPS处理器，给出数据通路的图片文件。附：绘制“非常简单CPU”数据通路步骤及指导 非常简单CPU的寄存器：一个8位累加器AC，一个6位的地址寄存器AR，一个6位的程序计数器PC，一个8位的数据寄存器DR，一个2位的指令寄存器IR。其数据通路详见教材P。