一个用Verilog HDL语言所写的32位MIPS指令系统流水线CPU，内附详细的代码以及报告文档，还有运行结果截图。CPU实现了20余条常用指令。
2021-07-14 00:21:46
3.4MB
1
包含西北工业大学计算机组成与设计实验课所需所有参考代码，流水线CPU，单周期CPU，能够实现J型，R型，I型指令
2021-07-12 21:04:20
3.46MB
mipsCPU
利用verilog硬件描述语言实现mips五级流水线CPU设计，并实现20条基本指令和其他高级指令，
2021-07-09 02:15:51
986KB
1
简单基本流水线CPU设计VerilogHDL（含源代码+报告+原理图）
简单的流水线CPU，报告原始设计图，VerilogHDL语言的代码，已经Quartus工程项目
设计文档等等
2021-07-03 09:09:34
27.49MB
采用一级cache设计对五级流水线CPU进行优化，Cache的工作原理是基于程序访问的局部性。根据程序的局部性原理，可以在主存和CPU通用寄存器之间设置一个高速的容量相对较小的存储器，把正在执行的指令地址附近的一部分指令或数据从主存调入这个存储器，供CPU在一段时间内使用。这对提高程序的运行速度有很大的作用。这个介于主存和CPU之间的高速小容量存储器称作高速缓冲存储器(Cache)。
2021-06-23 22:43:40
226KB
1
对前面发的实验代码做了一个系统的讲解，包括各个模块的功能，实现的原理和机制，接口的参数设置，运行结果展示都一一列举出来。
2021-06-18 22:39:29
654KB
1