铁道部常用的信息编码译码方式 BCH(26,16) RDS常用的信息编码译码方式 缩短循环码
2023-09-05 11:29:08 10KB BCH RDS 编码 译码
1
用verilog实现3——8译码器,经测试可用
2023-05-10 22:59:40 678B 3——8译码器
1
基本达到理论误码率图像,但是性能还不够好,误码率不够理论值那么小,代码有注释,嘎嘎好懂。文件夹中“程序”是BF译码算法,运行main1就行,信噪比我设置为[0:0.5:2],是为了和BP有相同的横坐标,好比较,1-2上误码率比较小,在信噪比为4的时候会有较大的变化,可以根据需要把信噪比改成0-5,程序运行时间比较久,可能需要10分钟左右,同样是个值得优化的点。 解压后直接出现的代码是BP算法,BP算法取对数就是SUM-Product译码算法,运行LDPC_demo.m,信噪比为3,4的时候就没有图像了,所以只设置为0-2,想要大信噪比的同学可以尝试一下把码长变长,但是运行时间会更久。这个程序大概运行10-30分钟,耐心等待~~~有什么问题可以评论区留言咱一起讨论。
2023-04-27 21:06:18 29KB LDPC matlab 信道编码 误码率
1
用verilog语言写的七段译码器的实验,尽管代码挺简洁的,但用处很大,对学习数字逻辑电路的同学很有帮助。
2023-04-21 19:20:41 301KB 七段译码器、verilog语言
1
(7,3)循环码的编译码及纠检错功能的实现,是用c语言实现的.
2023-04-19 14:25:12 4KB 循环码 编译码
1
原创汉明码的译码-程序.rar 分享个程序~~~matlab做的汉明码的译码~~~
2023-04-18 12:09:00 6KB matlab
1
关于BCH的编码器和译码器,可实现16位,32位,64位,128位的编码和译码纠错,2位纠错,Verilog实现
2023-04-16 17:25:15 1.05MB bch_verilog verilog_bch bch__verilog bch_译码
LDPC码的一种低复杂度归一化最小和译码算法.pdf
2023-04-12 16:58:49 1.41MB v
1
纠错编码是水声OFDM通信系统必须采用的关键技术。本文从译码性能和工程实现角度出发,采用卷积交织、卷积编码和Viterbi软译码相结合的差错控制方案,通过仿真和水池实验确定其参数,并在TMS320DM642上实现。在DSP实现时,卷积交织采用查表法,Viterbi译码采用蝶形运算宏定义等处理方法,极大地提升了运算速度,保证了卷积码的实时性。最后通过海洋实验验证了其译码性能。
2023-04-11 15:08:48 210KB DSP
1
MATLAB霍夫曼Huffman编码译码GUI界面设计 源程序代码 %simbolsout1 排序之前的ASCII码 %fout1 排序之前的对应概率 %simbolsout2 排序之后的ASCII码 %fout2 排序之后的对应概率 %codeword_OK 霍夫曼码 %NORM2HUFF Huffman 编码器 % 对于输入向量, NORM2HUFF(X) 返回向量的 Huffman编码后的码串 % 矩阵用 X(:) 的形式输入 % 输入限制为uint8格式,输出uint8的序列.
2023-04-08 22:18:00 27KB matlab 霍夫曼码
1