2018级北京邮电大学电子院大二下数电实验第三题。里面包含了全部文件包括分析。这个其实不难。学弟学妹们可以下载下来学习。想直接交作业之前看看老师的要求有没有变。

文中的第一个模块为通用的偶分频模块，第二个模块为通用的奇分频模块，2个模块分频占空比都为1:1，使用时只需将相应模块中parameter DIV_N = N; 中的N改为想要的分频数即可。

3．组成分频器 前面提到，模N计数器进位输出端输出脉冲的频率是输入脉冲频率的1/N，因此可用模N计数器组成N分频器。 解： 因为32768=215，经15级二分频，就可获得频率为1Hz的脉冲信号。因此将四片74161级联，从高位片（4）的Q2输出即可。 例6.3.2 某石英晶体振荡器输出脉冲信号的频率为32768Hz，用74161组成分频器，将其分频为频率为1Hz的脉冲信号。

几种简单分频器电路的设计与分析，欢迎下载

基于VHDL的任意整数分频器的设计，梁颖，，本文对分频原理进行了详细分析，以简单的2、3分频为例对分频原理进行形象的图形分析，方便对原理的理解，并完成了两个不同方案的�

verilog写的奇偶分频器、半整数分频器和DDS的任意分频器

自己弄得，觉得还行！但是出波形是可能会有差错，我用的软件稳定性不好1

电流模式逻辑（CML）分频器因其广泛的分频范围而广泛用于射频和毫米波收发器以及频率合成器中。 在本文中，首次提出了基于跨导二阶近似的互补金属氧化物半导体CML分压器的一般分析和优化方法。 揭示了宽带自激频率周围的非对称灵敏度曲线的机理，以及自激频率之上的固有截止频率的不对称曲线，并在此基础上给出了相应的设计流程。 遵循所提出的流程，借助于所提出的优化方法，获得了比所报道的技术更好的折衷范围和功率之间的权衡。

摘要：在比较反转触发器(TFF)的各种结构的基础上,给出了一种单时钟信号控制实现超高速分频的电路结构,以及具体设计过程。分频器使用动态负载,输出两路互补信号。采用SMIC 0.18um 1P6M CMOS工艺,在电源电压为1.8 V的情况下,仿真实现了工作速度10 GHz(可工作频率范围为1~13.5 GHz)、功耗仅为3.1 mW的二分频器,可用于超高速锁相环、时钟数据恢复设计中。 　　0. 引言 　　分频电路在频率合成、光纤通信、无线通信等系统中有着广泛应用。在高速通讯系统中， 当数据传输速率达到或超过10GB/s时，传统的实现方法是采用双极性硅、GaAs、InP等工艺 实现[2]，但

本文给大家分享了一个分频比可调的分频器电路。