搜索【FPGA、Verilog】的结果

基于FPGA的多功能频率计的设计与实现

文中在FPGA芯片中嵌入MC8051 IP Core，作为控制核心，利用Verilog HDL语言进行编程，设计了以MC8051 IPCore为核心的控制模块、计数模块、锁存模块和LCD显示模块等模块电路，采用等精度测量法，实现了频率的自动测量，测量范围为0．1 Hz～50 MHz，测量误差小于0．01％。

2021-04-10 10:44:45 92KB FPGA verilog 频率计 文章

1

FPGA\Verilog实现开方、平方、取余等数学算法

FPGA\Verilog实现开方、平方、取余等数学算法，已经在硬件中实际验证过，计算没有问题，验证硬件是黑金的AX530

2021-04-08 11:32:33 11.96MB fpga verilog 仿真器

1

fpga串口多字节、数据包发送。modelsim仿真

fpga串口多字节、数据包发送。该资源是modelsim工程文件，下载后可直接用modelsim打开仿真。作者使用的版本是10.4

2021-04-08 02:54:35 52KB fpga verilog 串口发送 多字节

1

FPGA Verilog串口屏控制源码及测试工程，使用Altera FPGA测试。

使用Verilog编写的用Altera FPGA的串口屏（HMI）控制源码，内部已包含有数据转换的部分，可直接用于将对应数据显示，还可以用于串口发送字符串等其他操作，并且包含有串口屏数据输入的读取，代码风格清晰。

2021-04-07 20:44:42 4.85MB Verilog FPGA HMI USART

1

lpm_divide Megafunction 用户使用手册

根据该手册，可以配置LPm_divide.quartus自带的IP中除法器。可以配置为单时钟运行。或者多时钟运行。根据我的经验，要跑到到100M，需要20个时钟。

2021-04-07 09:45:32 944KB fpga verilog Ip核使用手册

1

FPGA 多目标连通域识别.zip

多目标连通域识别，verilog源码识别，附带仿真测试工程，占用2k左右资源，十几行ram缓存，经过测试可以识别出图形中目标，适合在ISE工程中国使用

2021-04-05 12:02:16 29.04MB FPGA Verilog 源码 多目标

1

基于FPGA 的按键消抖

1、基于FPGA的按键消抖verilog代码，采用状态机编写代码，直接移植使用。 2、里面包含按键消抖代码和仿真代码，还包含一个word设计文档（文档中对引脚信号和状态机等进行了描述)

2021-04-04 20:17:37 401KB FPGA verilog 按键消抖

1

使用状态机完成序列检测器

使用状态机，对输入序列进行序列检测，当输入序列正确时，输出为1，其它情况输出为0。prj_quartus是quartus文件，prj_modelsim是modelsim仿真文件，src是程序源码包含testbench

2021-04-03 14:07:13 2.69MB fpga verilog 状态机 序列检测器

1

DS18B20温度测量fpga实现

通过Verilog实现了对温度传感器DS18B20的控制功能，并给出了详细的注释，易于代码的理解，只需针对自己的实际情况稍加修改便可直接使用。实际上板验证可用

2021-04-01 22:19:14 7KB FPGA Verilog DS18B20 温度传感器

1

基于FPGA的多功能时钟（verilog语言）.zip

基于FPGA的多功能时钟（verilog语言）基于GX-SOC/SOPC专业级创新开发实验平台，实现以下功能 1 数字钟功能：可以显示时、分、秒。 2 调时功能：可以校正时间。 3 闹钟功能：能对设置的时间进行蜂鸣器提醒。 4 秒表功能：能对设置的时间进行倒计时。 5 日期设置功能：可以显示年月日并进行设置。

2021-04-01 19:45:04 14.37MB FPGA Verilog 多功能数字时钟

1

个人信息

热门下载

最新下载

其他资源