搜索【verilog实现】的结果

使用Verilog实现的32位RISC处理器，4级流水线

微机原理课程大作业，大家可以参考。由多个v文件组成，包括了ALU、控制器、存储器、各种寄存器、多路选择器、符号扩展器、流水线、冒险、前传都有。并且各文件的接口很清晰。

2019-12-21 20:02:47 27KB 处理器 流水线 32位 微机原理

1

基于FPGA的verilog实现的AMI码的编解码

2019-12-21 20:00:10 523KB AMI

1

用Verilog实现的电子琴

用Verilog编写的电子琴，在fpga开发板上实现，单个按键，和多个按键一起按。

2019-12-21 19:56:17 5KB fpga

1

verilog实现DDS

ise+modelsim下仿真实现DDS

2019-12-21 19:48:36 2.58MB verilog

1

DDR3 SDRAM原理和初始化、读写的Verilog实现（Sdram 控制器.pdf）

讲解 sdram 的工作原理，以及使用 verilog HDL 语言描述 sdram控制器，其中包括 sdram 的初始化、刷新、读和写。 FPGA 自带的内部存储空间非常的有限，当需要存储大量数据时，一般是借助于外围的存储设备， sdram 就是常用的存储设备之一，因为掌握 sdram 的内部工作原理，以及描述 sdram 控制器是 FPGA 工程师需要掌握的基本技能。

2019-12-21 19:47:03 642KB DDR3 SDRAM FPGA

1

灰度图像的中值滤波算法verilog实现

灰度图像的中值滤波算法verilog实现，并且实现了前端摄像头的采集程序。

2019-12-21 19:45:49 1.13MB Filter Mean

1

用Verilog实现自动售货机

用Verilog实现的简单自动自动售货机，数字逻辑课程设计实验。

2019-12-21 19:44:26 929KB Verilog 自动售货机

1

Huffman编码、解码器的Verilog实现

使用Modelsim通过Verilog语言实现Huffman编码器、解码器，并在一个总的testbench中对其进行测试与联调

2019-12-21 19:40:32 141KB Huffman Verilog

1

SM4 Verilog

SM4设计代码和testbench

2019-12-21 19:38:29 180KB SM4 国密算法 Verilog实现

1

Verilog实现高低电平噪声滤波

本模块实现高低电平噪声滤波功能，即将高电平和低电平持续时间低于阈值的脉冲都滤除。程序首先滤除高电平噪声，而后滤除低电平噪声。输出脉冲与输入脉冲间有两个阈值长短的时间延迟。程序中时钟为1MHz，阈值FilterThreshold为100us，可根据实际情况进行设置。程序中高低电平的阈值取的一样，可分别设置。敬请注意，由于时延影响，若FilterThreshold为100，则低于101的都被滤除，大于等于102的才能通过。

2019-12-21 19:37:54 277KB Verilog 滤波 脉宽鉴别

1

个人信息

热门下载

最新下载

其他资源