XilinxSpartan-3E上实现31条MIPS指令流水线CPU代码用VerilogHDL编写，含UCF文件和原理说明图，如有错误请联系邮箱zjuwh@sina.cn指正，谢谢。
2020-01-04 03:15:33
139KB
1
某饮料包装流水线，一个包装箱能装12瓶饮料，要求每通过12瓶流水线暂停5秒，等待封箱打包完毕，然后重新启动流水线继续装箱。设计饮料包装流水线的控制电路，要求具有产量统计功能（数量及每箱生产时的时间-年月日小时分），发光二极管显示流水线的状态（运行、故障、打包）。
2020-01-03 11:42:13
62KB
1
带冒险的5级MIPS流水线设计报告，24页十分详细，与资源Vivado下用Verilog编写的带冒险的5级MIPS流水线配合使用
2020-01-03 11:35:12
2.82MB
1
华科组原课设，在logisim平台实现单周期CPU，5段流水线，理想流水线，插气泡和数据重定向处理各种冲突，包含老师给的各种测试案例和运行结果，以及各种故障处理。包括任务书和mips指令集
2020-01-03 11:24:32
1.22MB
1
本代码是一个完整的QuartusII工程，采用流水线的形式进行fft，代码中有详细的注释，编译通过，但是没有验证是否正确。供大家参考学习。
2020-01-03 11:24:13
3.47MB
1
FPGA架构设计人员需要对FPGA开发本身足够熟悉外，对FPGA的优劣势、等都要心中有数。接下来就是对FPGA的架构流程、注意点有足够的知识和经验。本文就对FPGA架构设计进行系统讲解。
分享给大家，做FPGA必读。
2020-01-03 11:21:44
69KB
1