JEDEC 2012/07 新版 DDR3 内存规格
2019-12-21 20:01:24 5.6MB JEDEC DDR3 SDRAM
1
详细描述了使用cadence仿真ddr3的过程
2019-12-21 19:52:00 5.59MB cadence 当地人
1
该文档是Xilinx官方发布的DDR3信号完整性和PCB设计指南,对于使用Xilinx FPGA进行DDR3电路设计的PCB开发很有指导性。
2019-12-21 19:49:29 1.45MB Xilinx DDR3 PCB Design
1
so-dimm204 DDR3 封装,很多人想要的DDR3。我给大家分享一下.
2019-12-21 19:49:25 260KB so-dimm204 DDR3 封装
1
讲解 sdram 的工作原理,以及使用 verilog HDL 语言描述 sdram控制器,其中包括 sdram 的初始化、刷新、读和写。 FPGA 自带的内部存储空间非常的有限,当需要存储大量数据时,一般是借助于外围的存储设备, sdram 就是常用的存储设备之一,因为掌握 sdram 的内部工作原理,以及描述 sdram 控制器是 FPGA 工程师需要掌握的基本技能。
2019-12-21 19:47:03 642KB DDR3 SDRAM FPGA
1
xilinx 7serise DDR3控制器
2019-12-21 19:38:57 12.37MB xilinx 7serise DDR3控制器
1
基于Xilinx FPGA的DDR3控制器读写程序,此程序已经用于实际的项目中,读写控制很稳定。上传的是一个实际的DDR3工程,开发环境为Vivado 2017.4
2019-12-21 19:37:52 35.06MB DDR3 FPGA Xilinx
1
网络下载的XILIN DDR3 IP核教程,包括仿真、综合、设计、应用、最终篇5个部分,讲解的深入浅出,简明扼要,非常实用!在其指导下,完成了DDR3的设计调试!可惜没有找到出处!
2019-12-21 19:27:49 21.95MB XILINX DDR3
1
DDR3 4G SPD 有宇瞻 金士顿 三星 威刚等2G 4 G 单面2面的SPD
2019-12-21 19:26:55 2.07MB SPD
1
k7_pcie_dma_ddr3_base的例子,包括全部文件和参考pdf:ug882
2019-12-21 19:25:51 28.64MB pcie
1