xilinx 7Series memory interface Generator 说明书,非常详细的。
2019-12-21 21:17:51 18.95MB Xilinx DDR3,DDR2
1
DDR3 最新 协议
2019-12-21 21:13:40 5.6MB DDR3协议
1
DS_K4B4G1646E-BC_Rev101-0
2019-12-21 20:57:38 1.73MB 三星DDR3
1
提供AX7101和7102 官方DDR3读写测试仿真例程实验指导,内含代码,包括IP核配置,管脚约束文件等,讲解详细,已下板测试成功,适合DDR3初学者了解和深入学习。
2019-12-21 20:52:07 89.07MB DDR3  读写测试 仿真例程 ddr3
1
该资源为ddr3数据读写代码工程,由vivado2018.2编写。低版本的软件请参考附带的教程,自行配置ip核。开发板为ax7035,芯片为xc7a35tfgg484,ddr3芯片为16bit位宽,直接上板使用,其他芯片需更改相关输入输出管脚。module文件代码量少,适合初学者了解ddr3的读写操作。
2019-12-21 20:42:35 71.73MB fpga verilog ddr3 vivado
1
ddr3的协议规范,英文版,ddr3的标准协议
2019-12-21 20:42:29 5.6MB ddr3
1
FPGA(XILINX) DDR3 内存条 读写测试 仿真通过 (VIVADO 2015.2)
2019-12-21 20:34:16 36.56MB Verilog FPGA DDR3
1
软件工具vivado2017.4,DDR3 IP core 仿真代码。非常适合新手学习使用。里面是本人亲自写的,亲测可综合可仿真。 可以参考我的博客https://blog.csdn.net/qq_22168673/article/details/90053055,里面有详细的介绍。
2019-12-21 20:34:14 39.92MB Vivado DDR3 FPGA Xilinx
1
学会八层板设计,走遍天下都不怕.
2019-12-21 20:32:43 2.7MB 8层板设计
1
见了如此之多的DDR3文档,个人觉得写得最好的入门资料。大家可以下载下来慢慢品味,对仿真上的一些指标也是讲的简单易懂。重点就是通俗易懂。
2019-12-21 20:29:32 3.04MB DDR3 协议 量测规范 经典
1