该文档用将近300页的笔记详细记录了pcie整个spec中的工作机制和原理,为pcie入门的好资料,具体使用还要结合pcie的标准规范一起使用
2021-09-29 10:17:45 24.32MB pcie FPGA 总线 硬件
1
PCIE SPEC 3.0 规格书
2021-09-29 07:48:34 4.96MB PCIE SPEC 3.0 规格书
1
PCIe总线基础知识扫盲,包括物理层结构,中断机制等知识
PCIe总线基础知识扫盲,包括物理层结构,中断机制等知识
PCIE3.0协议,PCIE2.1协议,PCIE2.0协议,PCIE1.0协议 PCIE-3.0简介及信号和协议测试方法 PCIE3.0协议
2021-09-27 12:29:29 16.81MB PCIE3.0 PCIE2.0 PCIE1.0 PCIE协议
1
第二章 仿真设置 从这一篇开始,我们进入到仿真过程。在仿真之前,必须对需仿真的 PCB 一些参数进行设置。 2.1 打开 BRD 文件 打开 PCB SI ,启动 Cadence Product Choices 界面,如图 2-1,一般我们选择 Allegro PCB SI 630(SPECCTRAQuest): 图2-1 仿真选择窗口 在打开的Allegro PCB SI 630( SPECCTRAQuest)窗口中选择菜单File=》Open命令,通过浏览器打开 所要仿真的BRD文件,出现如下界面:
2021-09-24 20:30:58 14.95MB cadence allegro
1
PCIe 协议3.1,相对于3.0,新增了DPC相关的capability,可靠性增强。DPC cap主要用来支持Nvme的暴力热插拔。
2021-09-24 13:59:32 15.81MB PCIe 协议
1
自己在使用Altera的PCIE IP核的过程中,对于中断方面的应用的一些总结,主要是从 "IP Compiler for PCI Express User Guide( ug_pci_express.pdf )"摘录出来的,方便大家的入门,希望对大家有帮助吧!
2021-09-23 14:11:39 153KB pci-express pcie ip avalon
1
Mini PCIe 标准协议,很难找到的资料
2021-09-22 16:13:20 612KB miniPCIe PCIexpress 标准协议
1
基于PCIExpress的多核SoC片间异步桥设计与实现
2021-09-21 21:12:59 7.02MB PCIE 多核
1