使用verilog语言，实现add sub or sw lw beq j七条指令的多周期CPU设计代码以及相关文档、测试文件。
2021-06-22 22:45:11
531KB
1
设计一个支持以下 28 条指令的包含取指、译码（取操作数）、执行、访存、
写回五个工作周期的五级流水多周期 CPU。能够处理数据相关的冲突，能够处理
分支延迟。
2021-06-22 09:33:56
246KB
1
mips第二次编程作业，可在mars4.5与qtspim运行无bug
通过输入二进制0-9（正如电梯上的LED灯的显示）通过k-map等一系列逻辑运算最通过键盘上的符号实现0-9
2021-06-16 10:07:03
13KB
1
MIPS CPU设计实验，可以将三级时序，硬布线，微程序，中断等相关概念全部融合在一起，不需要大家画数据通路，只需要专注控制器的设计，适合组成原理课程开展CPU单元实验。
2021-06-15 19:45:54
1008KB
1
CS61C 2013年Spring项目4：CPU设计
CS61C教学人员提供的骨架代码
2021-06-15 00:04:55
6.17MB
1