搜索【FPGA、Verilog】的结果

综述：使用Verilog编写的由半加器构成的16位全加器。该16位的全加器采用结构化设计，由4个4位的全加器构成；4位全加器由4个1位的全加器构成；1位全加器由2个半加器和1个与门构成。上述文件包含所有的源代码。以上为个人所写，供大家学习参考使用。

2021-05-25 13:53:25 1KB fpga verilog 16位全加器 半加器

1

基于FPGA的简易示波器、频谱仪

基于Digilent Basys3开发板的简易示波器、频谱仪，板载Xilinx xc7a35tftg256芯片，Vivado平台，Verilog语言。采集四通道信号，计算并显示信号的频率，周期，峰峰值，平均值，分析频谱。能对信号和频谱进行平移、缩放操作，可以设定一个频谱阈值，进行检峰。

2021-05-25 10:36:19 123.46MB FPGA Verilog 数字示波器 频谱分析

1

基于FPGA的PAL制式电视信号显示

基于FPGA的PAL制式电视信号输出，通过ADV7123完成数转模，并将电视模拟信号输出给显示器进行pal制式显示

2021-05-25 10:12:58 5KB PAL制式 FPGA verilog 电视模拟信号

1

哈尔滨工程大学FPGA课设--2ASK,2FSK调制

哈尔滨工程大学FPGA课程设计，基于vivado的2ASK,2FSK调制系统设计，包扩工程文件和实验报告，注释/解释详尽

2021-05-23 20:05:29 7.97MB FPGA verilog 2ASK 2FSK

1

基于FPGA的数字频率计

# Digital-frequency-meter 数字频率计Digital frequency meter FPGA Verilog 基于FPGA ALINX AX301的数字频率计

2021-05-22 14:47:40 3KB fpga verilog 课设 数字频率计

1

uart串口verilog源码及详细设计

包含了原码和tb测试文件，代码注释详细。配合博客https://blog.csdn.net/qq_42334072/article/details/105862599食用更佳

2021-05-21 08:58:48 2.28MB FPGA Verilog UART

1

基于FPGA的智能小车 AIcar.zip

用FPGA实现的智能小车，使用verilog语言编写，小车可以实现自动避障，超声波测距等功能，可以用红外遥控器控制小车的前进、后退、左转、右转等动作。

2021-05-20 17:43:48 36.78MB FPGA、verilog、红外、 超声波 veriolog

1

DS18B20.zip

该资源为FPAG（黑金的AX4010）驱动DS18B20温度传感器，然后在数码管上显示的内容；代码实现过程较为通俗易懂，易于阅读与参考

2021-05-20 17:13:58 7.91MB FPGA Verilog DS18B20

1

FPGA-verilog秒表设计

基于FPGA的秒表设计代码及解释，使用Verilog编写，对学习数字电路的同学有所帮助

2021-05-19 17:05:57 50KB FPGA Verilog

1

17_2.RCT_Burst_Time.rar

FPGA通过突发模式读写DS1302日期和时间，并通过串口发送到串口助手显示。（组合电路时序电路严格分开）。

2021-05-18 16:32:55 11.17MB fpga verilog 突发读写DS1302

1