压缩文件中包含了JESD标准规范中的JESD79-3F（DDR3标准规范）和JESD79-4A（DDR4标准规范），对于深入了解DDR3和DDR4有一定参考价值。
2019-12-21 22:14:57
6.5MB
1
DDR3布线实例参考 allegro文件。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
2019-12-21 21:33:08
979KB
1
xilinx 7Series memory interface Generator 说明书，非常详细的。
2019-12-21 21:17:51
18.95MB
1
提供AX7101和7102 官方DDR3读写测试仿真例程实验指导，内含代码，包括IP核配置，管脚约束文件等，讲解详细，已下板测试成功，适合DDR3初学者了解和深入学习。
2019-12-21 20:52:07
89.07MB
1
该资源为ddr3数据读写代码工程，由vivado2018.2编写。低版本的软件请参考附带的教程，自行配置ip核。开发板为ax7035，芯片为xc7a35tfgg484，ddr3芯片为16bit位宽，直接上板使用，其他芯片需更改相关输入输出管脚。module文件代码量少，适合初学者了解ddr3的读写操作。
2019-12-21 20:42:35
71.73MB
1