为便于查找该路径中的文件名以中文命名,需改为纯英文即可调试仿真!
2019-12-21 20:11:05 1.1MB VHDL 滤波器
1
现场可编程门阵列( FPGA) 器件广泛用于数字信号处理领域, 而使用VH DL 或Verilo gH DL 语言进行设计的难 度较大。
2019-12-21 20:07:41 874KB FIR 滤波器; SimuliFIR 滤波器;
1
用窗函数法设计FIR滤波器 1. 掌握用窗函数设计FIR数字滤波器的原理及方法,熟悉C语言编程。 2. 熟悉线性相位FIR滤波器的幅频特性和相位特性。 3. 了解各种不同窗函数对滤波器性能的影响。
2019-12-21 20:02:07 25.18MB 用窗函数法设计FIR滤波器
1
各种滤波器设计完整设计程序,有线性相位的,窗函数的设计,以及滤波器的最优设计程序
2019-12-21 20:00:47 15KB matlab 滤波器设计
1
FIR滤波器(DSP实现)--CCS3.3,内含有具体的实现步骤。
2019-12-21 19:57:46 207KB FIR 滤波器 DSP CCS
1
基于quartus2,用variog语言编写的fir滤波器。
2019-12-21 19:55:12 93KB quartus2 fir
1
给定一有效信号(正弦),加高斯白噪声,信噪比为20dB,设计一IIR滤波器。已知通带衰减0.3dB,阻带衰减30dB,其他自选。并且还设计一FIR滤波器。
1
MATLAB FIR语音滤波,可执行文件和源代码都包含了
2019-12-21 19:46:21 206KB MATLAB FIR滤波器
1
本文首先利用MATLAB产生两个频率不一样的正弦信号,并将这两个正弦信号相加,得到一个混叠的波形;然后利用MATLAB设计一个FIR低通滤波器,并由Verilog实现,联合ISE和Modelsim仿真,实现滤除频率较高的信号,并将滤波后的数据送到MATLAB中分析。绝对原创。
2019-12-21 19:45:53 1.08MB FIR MATLAB
1
串行结构FIR滤波器的Verilog HDL代码,Vivado工程,含testbench与仿真,仿真结果优秀;具体说明可参考本人博客。CSDN博客搜索:FPGADesigner
2019-12-21 19:45:28 2.25MB Verilog FPGA Vivado FIR
1