PCIE第四版官方文档
2021-05-06 21:02:56 19.85MB pci-e 嵌入式 数字IC设计 fpga/cpld
1
Altera FPGA/CPLD设计 基础篇(第2版).pdf
2021-04-30 14:46:22 38.18MB FPGA/CPLD
1
本资源是基于FPGA实现的字符串检测,利用了状态机的设计思想,设计文件在RTL文件夹下,测试文件在testbench文件下,电脑上有quartus软件的话,直接点击project文件夹下的QPF文件,可以直接打开工程
2021-04-30 09:01:41 166KB fpga/cpld 状态机
1
本资源是基于FPGA实现的ADC驱动模块,设计文件在RTL文件夹下,测试文件在testbench文件下,电脑上有quartus软件的话,直接点击project文件夹下的QPF文件,可以直接打开工程
2021-04-30 09:01:40 3KB fpga/cpld
1
本资源是基于FPGA实现RS232发送数据模块的设计,可以实现不同波特率的发送。设计文件在RTL文件夹下,测试文件在testbench文件下,电脑上有quartus软件的话,直接点击project文件夹下的QPF文件,可以直接打开工程
2021-04-30 09:01:40 179KB fpga/cpld
1
本书主要介绍了适于cpld/fpga的数字通信系统的设计原理与建根方法。从通信系统的组成、EDA概述及建模的概念开始(第1—2章),围绕数字通信系统的vhdl设计结建模两条主线
2021-04-27 11:54:25 4.25MB FPGA
1
适合FPGA、数字ic设计学习者
2021-04-22 19:03:04 90.69MB fpga/cpld 数字ic设计
1
基于MSP430和CPLD的李萨如图形演示装置。MSP430通过DDS输出两路正弦波,经过比较器变成方波进入CPLD分频。MSP430控制CPLD使两路方波相位可控。方波滤波为正弦波后正交输出到示波器变成李萨如图像。CPLD使用的是epm570t100c5。 名词解释:利萨如图形(Lissajous-Figur) 由在互相垂直的方向上的两个频率成简单整数比的简谐振动所合成的规则的、稳定的闭合曲线。 利萨茹(Lissajous)曲线(又称利萨茹图形、李萨如图形或鲍迪奇(Bowditch)曲线)是两个沿着互相垂直方向的正弦振动的合成的轨迹。
2021-04-22 15:03:50 440KB msp430 cpld 电赛 电路方案
1
自己做FPGA实现1588v2协议时候找的一些资料,非常有用,分享给大家
2021-04-22 09:02:20 10.68MB 时钟同步 1588v2 fpga/cpld
1
Altera FPGA/CPLD设计 基础篇(第2版).pdf
2021-04-21 20:37:29 38.51MB Altera FPGA/CPLD
1