用verilog实现的基于流水线的128位加法器。

程序用verilog语言编写了一个具有流水线结构的加法树乘法器。

计算机科学与技术算法实验。问题描述 已知 作业个数n=10 各个作业第一道工序所须时间ai(I=1,2……,n) 各个作业第二道工序所须时间bi(I=1,2……,n) 作业序号: 1 2 3 4 5 6 7 8 9 10 a; 25 30 35 40 45 50 55 60 65 70 b; 21 31 41 51 61 39 49 59 69 79 规定: (1)任一个作业必须先做完第一道工序才能做第二道工序 (2) 任一个作业的任一道工序必须连续做完,才能中断而让别的作业做完.

C#版本的非线性流水线调度算法，直接代开文件夹中的bin目录下的debug中的exe可以运行。

这是一个使用MIPS指令集的DLX流水线模拟器，实现了重定向及汽泡功能，采用的是假设分支失败的分支控制技术，功能强大。

FPGA重要设计思想及工程应用之复杂流水线设计.pdf

FPGA重要设计思想及工程应用之流水线设计.pdf

三进程流水线的并行计算

计算机系统结构实验，流水线中的相关，循环展开及指令调度，记分牌算法和Tomasulo算法，Cache性能分析，伪相联Cache与虚拟Cache（选做），LRU页面置换算法模拟（选做）

双流水线作业的动态规划实现 dynamic recursion bi workflow