这是依元素EGO1开发板的相关文件，在官网上下载实在是太慢了，所以我把它分享出来，由于上传大小限制，我就把每一部分单独上传并提供总体的百度网盘链接
链接：https://pan.baidu.com/s/1JS_NwSX4-8sVY1cRpsD_IA
提取码：CUIT
2021-06-25 16:03:16
162.32MB
1
利用VIVADO编译器进行烧写程序，既有烧写BIT文件也包括MCS文件。详细概括了烧写步骤等等，利用VIVADO编译器进行烧写程序，既有烧写BIT文件也包括MCS文件。详细概括了烧写步骤等等
2021-06-24 11:36:41
1002KB
1
zcu102 zynq Mpsoc uart hello world project and code&&vivado and sdk 2017.4
博客原文：https://mp.csdn.net/editor/html/115321575
2021-03-30 18:11:14
21.2MB
1
本代码为在Vivado2017.4版本下基于FPGA开发的产生简单波形信号Verilog VHDL代码，波形包括正余弦波，方波，锯齿波，三角波，2PSK,2ASK,FM,AM四种调制信号，是使用DDS IP核产生的，项目可以在Vivado2017.4软件上直接打开，可以仿真看波形。实测全部可用。
2020-02-10 03:03:43
45.98MB
1
资源本来也是自己从网上所得，只不过是经过一段时间筛选和测试之后的，象征性收取2币作为时间消耗的补偿吧，2017设计工具确实有好多东西都更新了，希望对做硬件设计的同学有帮助吧，虽然xilinx坑。
2019-12-21 21:06:47
2.45MB
1
基于VHDL的vivado2017.4初学者教程对应工程，教程地址https://blog.csdn.net/qq_40033089/article/details/82693492
2019-12-21 20:51:48
464KB
1
是modelsim10.6d-se的资源链接，若链接失效，请联系我(CSDN站内私信)，我也是从网友得到的，现分享给大家。 亲测编译viviado2017.4库无错误，另外我还有QuestaSim10.6c，也是从网友得到，但我没有放进这里来
2019-12-21 20:09:42
185B
1