matlab实现傅里叶变换代码Verilog中的Hilbert变换
Verilog中离散Hilbert变换（在信号处理中经常使用）的顺序实现。
包括了整个Xilinx项目，其中一些支持MATLAB代码，以进行十进制到二进制和二进制到十进制的转换，以及绘制输出的图形。
它以32点作为输入（每个输入为32位线），并给出32点（在进行hilbert变换之后）。
这是我花了7天的时间编写的，在此期间，我第一次学习了verilog，快速傅立叶变换算法和其他一些东西。
结果，这种实现方式肯定不是很优雅。
然而，该代码确实在2014年Techkriti年度FPGA设计挑战赛中获得了二等奖，该挑战是IIT-Kanpur年度技术节。
2023-05-01 15:43:29
3.35MB
1
基2，8点DIT-FFT，三级流水线verilog实现，输入采用32位输入，计算精度较高，且注释清楚，方便参考。
2023-04-29 14:08:59
6KB
1
apb总线，主要用于芯片设计时内部总线协议的设计及外挂设备与MCU之间的数据读取与写入
2023-03-14 10:03:01
123KB
1
本项目实现的是32位加法器，实现思路为连接4个8位加法器，已通过vivado Simulation。
使用语言：Verilog
使用软件：vivado
本项目包含：
1、vivado项目文件adder_32.xpr
2、readme.txt
3、vivado自动生成的文档(含设计代码和测试代码)
2023-03-13 12:29:59
64KB
1
AES算法的verilog语言实现，已分成好模块，不同模块有不同的代码
2023-02-13 12:12:25
8KB