学习risc-v和axi总线的可下载
2022-01-14 14:10:44 4.69MB risc-v axi verilog cpu
1
此代码是SPI接口的Master的Verilog源代码,经上板测试是没有问题的,请大家放心使用
2022-01-06 13:47:41 130KB SPI Verilog
1
本设计是基于Quartus II 13.1 的Verilog编程代码,设计功能是三人表决器
2022-01-04 11:13:18 2.89MB Verilog FPGA 表决器 Quartus
1
二分频源代码,可以确认过在quartus上直接使用,本人已经
2021-12-10 15:34:31 730B verilog
1
Ycbcr转换为RGB的FPGA硬件实现,使用verilog语言。
2021-11-04 21:22:06 1KB Ycbcr RGB verilog
1
verilog源代码-FPGA-XILINX
2021-11-01 09:17:45 7.41MB verilog源代码 FPGA XILINX
1
红外遥控解码的VERILOG源代码 Function: IrDA receiver serial data decode, generate code result, repeat code flag and IrDA data decoded interrupt signal.
2021-10-29 00:06:52 7KB 红外遥控 verilog
1
Intc的verilog源代码,用于接收中断源的中断信号,并判断优先级,依次发给CPU,CPU通过查状态寄存器IFSR确定需要服务的中断源,从而按优先级执行中断服务程序。
2021-10-27 11:14:10 9KB Verilog 中断 硬件
1
Master SPI的Verilog源代码(包括文档 测试程序)
2021-10-27 10:51:34 182KB Master SPIVerilog
1
8051内核的Verilog程序实现,完成普通的单片机8051内核功能
2021-09-19 11:42:34 250KB 8051内核 Verilog
1