仿真还是在Altera 最新的开发套件Quartus II 15.0中进行。首先创建工程,我将工程命名为DDR2_SIM,器件选择我比较熟悉的EP4CE10F17C8,仿真工具选择modelsim – altera ,语言为Verilog。
2024-03-30 20:25:11 83KB 软件开发 QUARTUS II15.0
1
循环(7,3)码编码电路设计(基于quartus的代码及仿真)
2024-03-25 18:12:57 81KB quartus 通信原理
1
一、(1)实现计数式数字频率计和测周式数字频率计的功能; (2)静态 6 位 LED 数码管显示 8 位数字,分两屏显示,由按键SHIFT切换; (3) 测量频率:1Hz~99.999999MHz。 二、(1)实现交通灯信号灯自动控制循环功能; (2)静态 6 位七段 LED 显示器的最左 2 位和最右 2 位分别显示主道和次道当前状态所剩余时间; (3)用 LEDR0-LEDR9 的不同点亮组合表示道路四种通行状态; (4) 黄灯亮时,发出声响,进行报警提示。用 500Hz 的音频信号来驱动耳机,并采用间歇方式发出报警音,即以 1 秒为周期,前 0.5 秒发音、后 0.5 秒静音,最后一声报警音则输出 1kHz 音频信号。
2024-03-04 17:03:28 23.66MB 数字逻辑电路设计
1
QuartusProgrammerSetup-16.1.0.196-windows002.exeQuartusProgrammerSetup-16.1.0.196-windows002.exeQuartusProgrammerSetup-16.1.0.196-windows002.exe
2024-01-15 16:18:10 157.96MB Quartus Programmer 16.1.0.196 -windows
1
Quartus Programmer 16.1.0.196 -windowsQuartus Programmer 16.1.0.196 -windowsQuartus Programmer 16.1.0.196 -windowsQuartus Programmer 16.1.0.196 -windows
2024-01-15 15:53:26 199MB Quartus Programmer 16.1.0.196 -windows
1
VHDL 编写的既有:时分可调、整点报时功能的数字时钟。运行于quartus_ii_8.0软件
2024-01-03 12:08:30 427KB VHDL 数字时钟 整点报时
1
西南交通大学 数电实验 1_Quartus的使用.docx
2024-01-02 21:29:34 119KB 交通物流
1
Quartus ii 8.1破解文件,VHDL开发软件破解版本,学习容易,操作简单
2023-10-04 21:42:21 770B 破解文件
1
Quartus 13.0 破解文件,crack
2023-07-07 19:31:42 1.09MB Quartus 13.0 破解文件 crack
1
此 license.dat文件中念有大量IP核的资源. 使用方法: 1、用记事本打开.dat文件。 2、开始->运行里输入 cmd 回车 3、输入 ipconfig /all 回车,找到你当前使用的网卡,查看mac address 4、将dat文件中的一串X用mac address替换。 5、打开quartus, 选择工具license setup, 在licese file: 选择.dat文件,注意不要有中文路径。
2023-04-15 00:51:45 19KB quartusIP核 quartuslicense
1