STM32 OTG IP介绍（中）OTG模块作为USB主机

STM32 OTG IP介绍（下）OTG模块作为USB设备

也可以自行下载编译。 https://github.com/quantum6/Android-USB-OTG-Camera

• 高级连接功能 – 具有片上PHY的USB 2.0全速器件/主机/OTG 控制器 – 具有专用 DMA、片上全速 PHY 和 ULPI 的 USB 2.0 高速 / 全速器件 / 主机 /OTG 控制器 – 具有专用 DMA 的 10/100 以太网 MAC：支持 IEEE 1588v2 硬件， MII/RMII • 8~14 位并行照相机接口：速度高达 54MB/s • 真随机数发生器 • CRC 计算单元 • RTC：亚秒级精度、硬件日历 • 96 位唯一 ID 表 1. 器件总览 缩写 型号 STM32F427xx STM32F427VG, STM32F427ZG, STM32F427IG, STM32F427AG, STM32F427VI, STM32F427ZI, STM32F427II, STM32F427AI STM32F429xx STM32F429VG, STM32F429ZG, STM32F429IG, STM32F429BG, STM32F429NG, STM32F429AG, STM32F429VI, STM32F429ZI, STM32F429II,, STM32F429BI, STM32F429NI,STM32F429AI, STM32F429VE, STM32F429ZE, STM32F429IE, STM32F429BE, STM32F429NE LQFP100 (14 × 14 mm) LQFP144 (20 × 20 mm) UFBGA169 (7 × 7 mm) LQFP176 (24 × 24 mm) LQFP208 (28 × 28 mm) UFBGA176 (10 × 10 mm) WLCSP143 TFBGA216 (13 × 13 mm) www.st.com

STM32F107_USB_OTG,读U盘程序，金龙开发板的

针对一般USB装置只能在PC机周围进行数据通信的限制，提出了基于USB OTG接口与STM32微控制器相结合的智能通信的设计方法。该方法是在基于Cortex内核的32 bit RAM芯片STM32F107上集成USB OTG接口上实现，它利用了STM32集成度高、成本低、功耗低、开发方便、性能可靠和USB OTG双角色特性等优点,解决了无PC机时USB从设备之间数据传送难的问题。并在金牛开发板上实现它与PC机以及U盘之间的通信，完成了USB嵌入式设备之间数据的传输。

DWC_usb3.0_otg_databook_2.50a

本书从一个 U SB 接口应用开发者的角 度 , 阐述 对 USB 协议 的理 解 , 描述 U SB 开 发过 程 中的要点和体会 , 给出 USB 设备与 USB 主机开发应用的实例 , 所附程序都是在应用中验证 过 的 , 可直接拿来使用。

亚行 :high_voltage: OTG 该项目是开发的一个分支。 :high_voltage: 在没有计算机的情况下运行ADB命令[不需要ROOT] :high_voltage: 您可以通过将Android智能手机连接到智能手机来使用ADB命令。 您只能通过安装应用程序来使用它，而无需生根或进行其他处理。

1.3 IP核的概念、分类和设计流程 1.3.1 IP核的概念和分类 随着 EDA（Electronic Design Automation）技术的迅猛发展，Verilog HDL（Hardware Description Language）和VHDL两种硬件描述语言的迅速推广和应用，使得将具有一 定功能的电路生成独立的宏单元（Macrocell）或软核，建立一个可供不同设计者引用 的 IP核库成为需要和现实。在新电路的研制中，将己有的 IP核和自己的设计进行整合， 从而实现既定目标的 SOC解决方案，不仅可以减少重复劳动，提高设计效率，还能大 大增强设计的可靠性，缩短研发周期。这样的设计方法已成为现在 IC设计的潮流。 在 IC设计领域，IP核是指独立自主研发的具有一定功能的电路模块。通常将经过 功能验证的、可综合（Synthesis）的、实现后门级电路大小在 5000门以上的 Verilog HDL 或VHDL模型称之为“软核”（Soft Core）；将在某一 FPGA器件上实现的、经验证正 确的、总电路在 5000门以上的电路结构代码文件称为“固核”（Firm Core）；将利用某 一固定工艺的标准单元库实现的、经验证正确的、5000 门以上的电路结构版图称之为 “硬核”（Hard Core）。上面所说的这些电路模块通称为 IP核。 显而易见，在具体的实现手段和工艺没有确定的逻辑设计阶段，软核具有最大的 灵活性，它很容易借助 EDA综合工具和其他的逻辑整合在一起，从而实现新的设计目 标和功能。而基于一定工艺手段的，通过了版图后仿真的硬核，可以直接和其他设计 版图整合，因而在应用上具有最大的实用价值。 从设计方法学的视角来看，使用 IP设计方法进行复杂电路的设计并不是一场革命， 它是八十年代流行的利用标准单元进行设计的扩展和衍生。然而，IP 的潜在能力确是 革命性的，基于 SOC-IP 的设计方法和 IP 核的商业化大大加快了芯片的开发速度。随 着新方法学的发展，在芯片设计中使用 IP核己经成为一个流行趋势，设计者可以把精 力集中在更高的抽象层次上，IP产业为 SOC的出现和发展提供了前提和基础[43]。 1.3.2 IP核的设计流程 IP核的设计与其它工程设计问题没有本质的不同，它是人们通过抽象与分解，最 后实现解决复杂 IP核设计的一种方法，简而言之，就是自上而下（TOP-DOWN）设计 复杂系统，而自下而上具体实现。常用简化的 IP核设计流程如图 1.1所示[44]。 1. 确定规格 IP 核的规格至少包括以下内容：概述、功能需求、性能需求、物理需求、详细的 结构模块框图、对外系统接口的详细定义、可配置功能描述、需要支持的制造测试方