搜索【DDS、FPGA】的结果

改进的DDS信号发生器

改进版的DDS信号发生器，时钟频率可变，理论上误差恒定，可以输出四种常用波形，可以调频调相和调幅度。

2021-04-29 20:24:23 718KB DDS FPGA VHDL 优化设计

1

DDS信号发生器

电子设计竞赛经典题目：DDS信号发生器的报告，内含硬件电路设计，软件设计思路等必要信息。

2021-04-22 20:40:10 234KB DDS FPGA 设计报告 电子设计竞赛

1

论文研究-基于FPGA的多功能扫频信号源的设计 .pdf

基于FPGA的多功能扫频信号源的设计，刘颢阳，李绍胜，扫频信号源是扫频仪主要功能部件，对其实现方法进行研究有重要意义。本文给出了一种由FPGA与DAC组合的扫频信号源设计方案。信号源��

2021-04-08 14:03:13 269KB DDS; FPGA; 并串转换

1

DDS实训报告.docx

基于FPGA设计的DDS信号发生器，附源代码和实验效果

2021-04-04 18:09:14 1.04MB 函数信号发生器 DDS FPGA

1

2018_1_21_DDS.zip

DDS源码例程

2021-04-04 18:09:14 11.48MB DDS FPGA

1

基于FPGA的DDS基本信号发生器的设计

本设计基于DDS原理和FPGA技术按照顺序存储方式，将对正弦波、方波、三角波、锯齿波四种波形的取样数据依次全部存储在ROM波形表里，通过外接设备拨扭开关和键盘控制所需波形信号的输出，最终将波形信息显示在LCD液晶显示屏上。各硬件模块之间的协调工作通过嵌入式软核处理器NiosⅡ用编程实现控制。本设计所搭建的LCD12864控制器是通过编程实现的IP核。

2021-01-30 23:04:46 875KB  DDS； FPGA技术； 顺序存储； NiosⅡ；

1

Verilog语言生成正弦波

Verilog语言生成正弦波Verilog语言生成正弦波Verilog语言生成正弦波Verilog语言生成正弦波

2019-12-21 20:38:14 5.68MB Verilog 正弦波 dds FPGA

1

DDS线性调频信号发生器(FPGA, VHDL)

用VHDL编写的正弦波DDS线调频信号发生器(FPGA）。其中，rom为1/4周期波形，波形起始、终止频率在K_con.vhd模块中的f1、f2常数。步进不仅频率控制字在判断clk上升沿下一行所加的数值。本程序通过QuartusII 9.0调试通过

2019-12-21 20:01:05 319KB DDS FPGA VHDL 线性调频

1

《基于FPGA的任意信号发生器》毕业论文完整稿

《基于FPGA的任意信号发生器》毕业论文完整稿，详细描述了用FPGA实现DDS信号发生器的方法，适合做毕设的同学参考

2019-12-21 19:29:06 196KB 信号发生器 DDS FPGA

1

个人信息

热门下载

最新下载

其他资源