包含头歌第一关 第五关 第11关
2022-06-20 18:06:26 5.95MB logisim 计算机组成原理
1
包含第一关, 第二关, 第五关
2022-06-20 18:06:25 630KB logisim 计算机组成原理
1
百分之百全过 单独一个 circ文件
2022-06-19 23:22:42 523KB 计算机组成原理
1
4位快速加法器设计,16位快速加法器设计,32位快速加法器设计,MIPS运算器设计,在educoder上测试已通过
2022-06-11 09:58:48 490KB educoder 运算器设计
1
计算机组成原理32位单周期MPIS设计
2022-05-29 00:43:09 239KB 实验
1
以下十一关,自测100分通过—— 1 8位可控加减法电路设计 2 CLA182四位先行进位电路设计 3 4位快速加法器设计 4 16位快速加法器设计 5 32位快速加法器设计 6 5位无符号阵列乘法器设计 7 6位有符号补码阵列乘法器 8 乘法流水线设计 9 原码一位乘法器设计 10 补码一位乘法器设计 11 MIPS运算器设计
2022-05-27 09:05:34 722KB 文档资料 CIRC ALU 计算机组成原理
1
头歌计算机组成运算器设计(HUST)1-11关答案circ和txt版都有,circ文件直接用logisim打开就可以。 第1关 8位可控加减法电路设计 第2关 CLA182四位先行进位电路设计 第3关 4位快速加法器设计 第4关 16位快速加法器设计 第5关 32位快速加法器设计 第6关 5位无符号阵列乘法器设计 第7关 6位有符号补码阵列乘法器 第8关 乘法流水线设计 第9关 原码一位乘法器设计 第10关 补码一位乘法器设计 第11关 MIPS运算器设计
logisim课程设计,设计一个模拟电路(1)有清晰是时序逻辑。 (2)有完整的微操作发生器(八条基本指令、建议可以实现一个循环程序段)。 (3)数据传递正确,并能运行出结果,结果存在ACC(累加器)中。
2022-05-14 23:12:38 120KB logisim
1
单总线CPU设计(定长指令周期3级时序) MIPS指令译码器设计 定长指令周期---时序发生器FSM设计 定长指令周期---时序发生器输出函数设计
2022-05-05 20:30:25 523KB 单总线CPU设计(定长指令周期3
1
观看慕课第三章数据表示实验的 1、汉字编码实验(用 HXD.EXE 将 ROM 内容换成自我简介,姓名,籍贯,年 龄) 2、奇偶检验码应用实验 3、海明码编码设计实验(22,16) 5、编码流水传输实验 完成国标转区位码、汉字显示、海明编码,海明解码电路,并用 dataEduCoder-3-23.circ 提供的电路进行测试。看懂并解释海明码流水传输的原理 (包括流水接口原理)。 (选做)观看第三章数据表示实验的 4 节 CRC 编码设计实验,完成 CRC 编码 和 CRC 解码电路;看懂 CRC 码流水传输的原理。
2022-04-29 14:31:54 660KB circ logisim
1