计算机组成原理,定点原码一位除法器的设计。报告中
1
计算机组成原理课程设计 加减交替法定点原码一位除法器
1
定点除法运算有两种不同的实现方法,一种是恢复余数法,即在运算过程中,必须先算减法,若余数为正,才知道够减,若余数为负,则知道不够减,不够减时必须恢复原来的余数,以便再继续往下运算。另一种是不恢复余数法,又称加减交替法,此次设计即是采用加减交替法来实现四位二进制数的定点原码一位除法。
2019-12-21 20:54:19 660KB 加减交替法
1
32位除法器设计Verilog代码.zip
2019-12-21 19:40:41 724B 除法器 Verilog 代码
1
详细的设计与说明 代码全,设计简单,有原理说明图示范
2019-12-21 19:40:10 184KB vhdl 除法器
1