本科生毕业论文(设计)开题报告书 题 目: 基于FPGA的数字秒表设计 学生姓名: *********** 学 号: ********** 专业班级: 自动化******班 指导老师: ************ 2010年 3 月 20 日 论文(设计)题目 ISP技术及其应用研究 课题目的、意义及相关研究动态: 课题设计的主要目的:运用所学的数字电子技术的基本知识和数字电子电路的设计方法,将数字电子技术的基础知识与EDA技术有机地联系起来,EDA电子仿真软件的仿真功能强大,具有完备的文件库,具有选用元器件创建电路、仿真模拟运行电路的功能,并且在输入信号的加入、输出信号的显示上能完全模拟实际和调制过程中的各种波型和操作过程。此类设计需要在EDA仿真软件上仿真进行,并利用下载工具,下载到特定的硬件设备上,进行实时的运行与验证,来证明所设计的电路的正确性。这样把所学到的理论知识综合的运用到一些较复杂的数字逻辑电路系统中去,使我们在实践基本技能方面得到一次全面系统的锻炼;这样可以使我们了解和掌握现代复杂数字系统芯片的设计方法和所用到的EDA工具,为走上社会进入专业的电子技术公司后,能胜任各种电子产品集成化的实际设计工作打下了坚实的基础。 课题的意义:秒表是一种常见的计时工具,种类比较多。这里用EDA技术设计一种基于FPGA 的数字秒表。它可以为用户提供了传统的PLD技术无法达到的灵活性,带来了巨大的时间效益和经济效益,是可编程技术的实质性飞跃。FPGA还是有其具大的优势比如它的高速性。 相关研究动态:现在对EDA的概念或范畴用得很宽。包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域,都有EDA的应用。目前EDA 技术已在各大公司、企事业单位和科研教学部门广泛使用。例如在飞机制造过程中,从设计、性能测试及特性分析直到飞行模拟,都可能涉及到EDA技术。本文所指的EDA技术,主要针对电子电路设计、PCB设计和IC设计。EDA 设计可分为系统级、电路级和物理实现级。 课题的主要内容(观点)、创新之处: 课题设计的主要内容: 1. 设计任务: 设计一个采用六位LED数码管显示分、秒,0.1s,0.01s计时方式的数字秒表。使用按键开关可实现开始/结束计时操作,及复位清零操作。 2.设计要求: 要求:1、设计方案具有合理性、科学性; 2、系统工作稳定可靠; 3、系统抗干扰性能强; 4、系统硬件电路简单、程序结构明晰。 3.系统功能 1. 有启/停开关,用于开始/结束计时操作 2. 秒表计时长度为59.分59.99秒,超过计时长度,有溢出则报警,计时长度可手动设置。 3. 设置复位开关,在任何情况下只要按下复位开关,秒表都要无条件进行复位清0操作。 4. 用FPGA器件实现,用VHDL语言编程,并进行下载,仿真。 创新之处: 利用EDA技术中最为瞩目的在系统可编程技术进行电子系统的设计的创新之处:1、用软件的方式设计硬件;2、用软件方式设计的系统到硬件系统的转换是由有关的开发软件自动完成;3、设计过程中可用有关软件进行各种仿真;4、系统可现场编程,在线升级;5、整个系统可集成在一个芯片上,体积小、功耗低、可靠性高。
2021-06-25 09:29:01 730KB FPGA 数字秒表 毕业设计
1
一、 设计目的 秒表应用于我们生活,工作,运动等需要精确计时的方面。它由刚开始的机械式秒表发展到今天所常用的数字式秒表。秒表的计时精度越来越高,功能越来越多,构造也日益复杂。 二、 设计要求 1. 设计并制作符合要求的电子秒表。 2. 秒表由6位7段LED显示器显示,其中2位显示“min”,4位显示“s”,其中显示分辨率位“0.01S”。 3. 计数最大值到99min59.99s,计数误差不超过0.01s, 4. 具有清零、启动计数、暂停计时及继续计时等控制功能。 三、 设计原理及其框图 该数字式秒表电路的工作原理:由方波信号发生器产生稳定的100HZ脉冲信号,作为10毫秒的计时脉冲。10毫秒计数器计满100后,向秒计数器产生进位脉冲。秒计数器计满60后,向分计数器产生进位脉冲。分计数器为100进制,最大计数为99。计数器的输出经显示译码器译码后送显示器显示。该电路设置两个控制键“A”,“B”。键B控制电路的清零与启动功能,键A控制电路的暂停与继续功能。 由上图数字式秒表电路的结构框图可知,整个电路由方波信号发生器,计数显示电路,两个键控,三部分组成。计时时,计数显示电路为时间显示电路,键控部分由于控制各部分电路,故在单元电路设计分析时省去。故该电路可以分
2021-06-18 15:28:57 1.01MB 数字电子
1
基于Multisim9.0的数字秒表设计
2021-06-16 22:47:36 324KB 电路防真
1
分享给大家 数字秒表电路图 数字秒表设计实验
2021-05-15 22:40:13 51KB 数字秒表 电路图
1
51单片机,普中
2021-04-24 14:01:49 1.99MB 单片机
1
单片机c语音程序
2021-03-12 16:07:25 22KB keil c语言 单片机 嵌入式
单片机c语音程序
2021-03-12 16:07:24 22KB keil c语言 单片机
单片机c语音程序keil编程
2021-03-12 16:07:16 19KB keil 单片机 c语言
在Quartus II软件平台的基础上,基于VHDL语言及图形输入,采用FPGA设计了一款数字秒表,同时,给出了数字秒表系统设计方案及各个功能模块的设计原理。通过对系统进行编译、仿真,并下载到Cyclone系列EP2C5Q208C8器件中进行测试,结果表明,本设计能实现计时显示、启停、复位及计时溢出报警功能。
2021-02-28 16:11:17 210KB FPGA
1
VHDL语言。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
2019-12-21 20:34:22 538KB FPGA 秒表
1