基于stm32f407ZGT6开发板的鉴相器程序，双路ADC规则同步，通过定时器触发同时采样，采样结果运用32自带的dsp库的fft计算两路信号的相位差，电赛用

PD鉴相器仿真，通过移相器制造相位差

锁相环鉴频鉴相器FPD.ms14

MC1496是双平衡四象限模拟乘法器。 鉴频是调频的逆过程，广泛采用的鉴频电路是相位鉴频器。其鉴频原理是：先将调频波经过一个线性移相网络变换成调频调相波，然后再与原调频波一起加到一个相位检波器进行鉴频。因此实现鉴频的核心部件是相位检波器。

鉴相器原理图设计输入方法，配合等精度频率计使用

本人正在学习这方面的知识，在网上整理的，希望对大家有用，大家支持下 谢谢

AD8302是一款完全集成式系统，用于测量多种接收、发射和仪器仪表应用中的增益/损耗和相位。它只需极少的外部元件，采用2.7 V至5.5 V单电源供电。在50 Ω系统中，交流耦合输入信号范围为–60 dBm至0 dBm，低频高达2.7 GHz。这些输出在±30 dB的范围内提供精确的增益或损耗测量，调整比例为30 mV/dB，相位范围为0°–180°，调整比例为10 mV/度。两个子系统都具有30 MHz的输出带宽，可通过增加外部滤波器电容来降低该带宽。AD8302可在控制器模式下使用，驱动信号链的增益和相位达到预定设定点。

基于FPGA的数字鉴相器设计，详细内容请下载观看

基于MATLAB/Simulink的带SFT鉴相器的高性能单相锁相环

数字通信系统中，位定时同步是实现正常数字通信的必要条件。位定时同步方法有很多，其中早迟积分型位定时方法是应用最广泛的位定时方法之一。本文基于传统的早迟积分型位定时方法，通过改进早迟积分环的鉴相器，提出了一种改进的早迟积分型位定时方法。经Matlab仿真表明，在相同的环路滤波参数下，改进的早迟积分型位定时方法的环路收敛速度最优可以提高2倍。