DC逻辑综合使用流程

1、经典人手verilog设计pdf： Michael D. Ciletti Advanced Digital Design With the Verilog HDL 2、Digital Integrated Circuits by Jan M. Rabaey 3、经典DC综合中文总结pdf: 高级ASIC芯片综合 4、经典STA静态时序分析pdf: Static Timing Analysis for Nanometer Designs 5、CMOS VLSI Design A Circuits and Systems Perspecctive 6、硬件架构的艺术【英】

数字集成电路 设计 数字电路逻辑综合及自动布局布线软件介绍

华南农业大学数字逻辑综合性、设计性报告。自动售饮料机

1小时玩转数字电路.rar AHB-SRAMC和FIFO的设计与验证.rar clock skew.rar IC攻城狮求职宝典.rar linux basic.rar Linux EDA虚拟机 - 个人学习IC设计.rar Perl语言在芯片设计中的应用.rar SoC芯片设计技能专题.rar SystemVerilog Assertion断言理论与实践.rar SystemVerilog_Assertions_应用指南-源代码.rar uvm-1.2.rar VCS_labs.rar Verdi 基础教程.rar Verilog RTL 编码实践.rar [Cadence.IC设计.全资料教

DC的用户使用手册，DC user guide

对DC的基础知识进行介绍，包括时序（建立时间保持时间时序分析等问题）、命令（脚本里面常用的命令等）、基础知识等

主要是介绍DC的基本操作步骤以及以一个基本的脚本对DC进行分析

比较系统的讲解了DC逻辑综合的步骤，概念等关键内容，整合了S家官方学习资料和网络资源以及自己本人经验，纯粹是本人亲自做的PPT，比较适合有一定基础的初学者。交流过程中如有疑问，欢迎指正批评。

学习VHDL入门很好的资源。 硬件工程师在用VHDL 语言进行电路设计的时候，都非常关心自己所编写的程 序是否是可综合的，即是否能够被EDA 工具自动综合成所希望的逻辑电路。市面 上的其他针对VHDL 语言的专业书籍通常将该硬件编程语言的所有细节都介绍得 非常详细。这让一部分没有经验的硬件工程师很难判断出哪些内容对设计出一个优 秀的逻辑电路有直接的帮助，哪些语法要素跟逻辑综合相关，哪些无关，从而变得无 所适从。本书侧重于介绍面向逻辑综合的VHDL 程序的编写方法，全面介绍了可综 合的VHDL 语法条款。