第六版的计算机组成原理:软件硬件接口。
2021-05-25 11:40:05 26.96MB 计算机组成原 RISC-V
1
计算机组成原理 唐朔飞 第2版 带目录 可以定位章节内容
2021-05-06 16:39:48 29.76MB 唐朔飞 计算机组成原
1
本文档位EL-JY-II计算机组成原理实验系统配套文档,方便在校学生和工程技术人员参考学习
2021-04-19 16:32:00 1.04MB 计算机组成原
1
一. 实验目的 1.了解ALU的功能和使用方法 2.认识和掌握超前进位的设计方法 3.认识和掌握ALU的逻辑电路组成 4.认识和掌握ALU的设计方法 二. 实验原理 从结构原理图上可推知,本实验中的ALU运算逻辑单元由4个一位的ALU运算逻辑单元组成。每位的ALU电路由全加器和函数发生器组成。事实上,是在全加器的基础上,对全加器功能的扩展来实现符合要求的多种算术/逻辑运算的功能。为了实验多种功能的运算,An、Bn数据是不能直接与全加器相连接的,它们受到功能变量F3—F1的制约,由此,可由An、Bn数据和功能变量Xn 、Yn,然后,再将Xn 、Yn和下一位进位Cn-
2021-04-17 18:04:02 371KB 计算机组成原 四位 ALU 算术逻辑单元
1
王道2019计算考研指导书(4本全)无水印包含操作系统、计算机网络、计算机组成原理、数据结构四本书
1
计算机组成原理课程设计,海明码生成与校验电路的设计。需要自取,有事留言。计算机组成原理课程设计,海明码生成与校验电路的设计。需要自取,有事留言。计算机组成原理课程设计,海明码生成与校验电路的设计。需要自取,有事留言。计算机组成原理课程设计,海明码生成与校验电路的设计。需要自取,有事留言。
2020-12-14 19:28:38 3.43MB Hammin 海明码 汉明码 计算机组成原
1
非常好用的 大二计算机 组成原理课程设计报告和代码 一共25页,满足报告需求,实验代码也是完美可以运行,报告写得非常详细
2019-12-25 11:45:39 1.57MB 计算机组成原 课程设计 cop200 设计报告
1
哈工程 计算机组成原理简答题目,计算机考研
2019-12-21 21:38:04 315KB 哈工程 计算机考研 计算机组成原
1
1. 深入掌握CPU的工作原理,包括ALU、控制器、寄存器、存储器等部件的工作原理; 2. 熟悉和掌握指令系统的设计方法,并设计简单的指令系统; 3. 理解和掌握小型计算机的工作原理,以系统的方法建立起整机概念; 4. 理解和掌握基于VHDL语言和TEC-CA硬件平台设计模型机的方法。 二、设计要求   参考所给的16位实验CPU的设计与实现,体会其整体设计思路,并理解该CPU的工作原理。在此基础上,对该16位的实验CPU(称为参考CPU)进行改造,以设计得到一个8位的CPU。总的要求是将原来16位的数据通路,改成8位的数据通路,总的要求如下: 将原来8位的OP码,改成4位的OP码; 将原来8位的地址码(包含2个操作数),改成4位的地址码(包含2个操作数)。   在上述总要求的基础上,对实验CPU的指令系统、ALU、控制器、寄存器、存储器进行相应的改造。具体要求如下: 修改指令格式,将原来指令长为16位的指令格式改成8位的指令长格式; 设计总共16条指令的指令系统。此指令系统可以是参考CPU指令系统的子集,但参考CPU指令系统中A组和B组中的指令至少都要选用2条。此外,常见的算术逻辑运算、跳转等指令要纳入所设计的指令系统; 设计8位的寄存器,每个寄存器有1个输入端口和2个输出端口。寄存器的数量受控于每一个操作数的位数,具体要看指令格式如何设计; 设计8位的ALU,具体要实现哪些功能与指令系统有关。设计时,不直接修改参考CPU的VHDL代码,而是改用类似之前基础实验时设计ALU的方式设计; 设计8位的控制逻辑部件,具体结合指令功能、硬布线逻辑进行修改; 设计8位的地址寄存器IR、程序计数器PC、地址寄存器AR; 设计8位的存储器读写部件。由于改用了8位的数据通路,不能直接采用DEC-CA平台上的2片16位的存储芯片,需要按照基础实验3的方法设计存储器。此种方法不能通过DebugController下载测试指令,因此测试指令如何置入到存储器中是一个难点。设计时,可以考虑简单点地把指令写死在存储器中(可用于验证指令的执行),然后用只读方式读出来;或者考虑在reset的那一节拍里,实现存储器中待测试指令的置入; (可选项)设计8位的数据寄存器DR; (可选项)不直接设计存储器RAM,而是采用DEC-CA平台上的2片16位的存储芯片.在实现了第9个要求的基础上,实现由Debugcontroller置入待测试指令; (可选项)顶层实体,不是由BDF方式画图实现,而是用类似基础实验4(通用寄存器组)中设计顶层实体的方式,用VHDL语言来实现。 (可选项)自己设想   利用设计好的指令系统,编写汇编代码,以便测试所有设计的指令及指令涉及的相关功能。设计好测试用的汇编代码后,然后利用Quartus II软件附带的DebugController编写汇编编译规则。接着,利用DebugController软件把汇编编译之后的二进制代码置入到所采用的存储器中,并对设计好的8位CPU进行测试。
2019-12-21 21:18:49 1.24MB 实验报告 代码 应用程序 计算机组成原
1
合工大数据结构,计算机组成原理,850考研初试专业课使用
2019-12-21 21:06:58 14.53MB 数据结构 计算机组成原
1